[發明專利]MOS器件及其漂移區的制作方法

在審

• 申請號: 201710290698.9
• 申請日: 2017-04-28
• 公開（公告）號: CN106952961A
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 韓廣濤;陸陽;周遜偉
• 申請（專利權）人: 杰華特微電子(杭州)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336;H01L21/266
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及電子器件技術領域，具體涉及一種MOS器件及其漂移區的制作方法。

背景技術

橫向雙擴散晶體管(LDMOS)作為一種MOS器件，是一種短溝道的橫向導電的MOSFET，通過兩次擴散制作而成的器件。隨著橫向雙擴散晶體管(LDMOS)在集成電路中的廣泛應用，對于LDMOS的性能要求也越來越高。為了獲得較高的關斷擊穿電壓(off-BV)，經常會將漂移區(drift)做成線性梯度摻雜，為了進一步降低擊穿電壓，會在靠近源端的漂移區下方，做有與漂移區摻雜類型相反的雜質，以增強RESURF(reduce surface electric field)效果。

如圖1所示，為現有技術的NLDMOS，其線性梯度漂移區是通過四次光刻和注入實現。以上現有技術的工藝步驟如圖2、3、4、5和6所示，先在硅表面淀積一層氧化層，然后分別通過四次光刻和四次注入形成。

在上述現有技術當中，由于漂移區的線性摻雜一般是通過四次，甚至多次光刻和注入實現的，因此增加了工藝流程和成本。

發明內容

為了提供一種滿足較高關斷擊穿電壓，且工藝流程少的MOS器件及其漂移區的制作方法，用以解決現有技術存在的工藝成本高的技術問題，以降低工藝成本。

本發明的技術解決方案是，提供一種以下步驟的MOS器件漂移區的制作方法，包括以下步驟：

在襯底表面依次至少淀積第一介質層和第二介質層，形成掩膜層；

通過涂覆膠層曝光打開漂移區的中間位置，利用膠層作為阻擋，對第二介質層進行各向異性刻蝕，并進行第一次漂移區的注入，形成第一摻雜區；

利用涂覆在最后介質層上的膠層作為阻擋，對第二介質層進行各向同性刻蝕；

去除膠層，利用第二介質層進行阻擋，再進行第二次漂移區的注入，形成第二摻雜區；

在襯底上進行氧化物生長，在沒有第二介質層的區域會生長出氧化層，完成氧化層的生長后，則去掉剩余第二介質層；

利用生長出的氧化層之阻擋，進行第三次注入，形成第三摻雜區；

將生長出的氧化層和所述掩膜層去除；

其中，所述第一摻雜區和第二摻雜區的類型相同，二者共同組成線性梯度摻雜的漂移區，所述的第三摻雜區與所述第一摻雜區和第二摻雜區的類型相反。

可選的，在形成所述掩膜層或所述第一介質層之前，先進行一次普注，其注入的摻雜類型與所述第三摻雜區相同。

可選的，所述的普注的注入深度比所述第三摻雜區深，并在第二摻雜區和第三摻雜區的下方形成第四摻雜區。

可選的，所述的第一介質層為氧化層，所述第二介質層為氮化硅層。

可選的，所述的第一介質層的厚度為50～1000埃，所述的第二介質層的厚度為50～3000埃，所述生長出的氧化層的厚度為300～10000埃。

本發明的另一技術解決方案是，提供一種以下步驟的MOS器件漂移區的制作方法，包括以下步驟：

在襯底表面依次至少淀積第一介質層、第二介質層和第三介質層，形成掩膜層；

通過涂覆膠層曝光打開漂移區的中間位置，利用膠層作為阻擋，對第二介質層和第三介質層進行各向異性刻蝕，并進行第一次漂移區的注入，形成第一摻雜區；

去掉膠層，并進行第一次退火；利用第三介質層的阻擋，對第二介質層進行各向同性刻蝕；

去除第三介質層，利用第二介質層進行阻擋，再進行第二次漂移區的注入，形成第二摻雜區；

在襯底上進行氧化物生長，在沒有第二介質層的區域會生長出氧化層，完成氧化層的生長后，則去掉剩余第二介質層；

利用生長出的氧化層之阻擋，進行第三次注入，形成第三摻雜區；

將生長出的氧化層和所述掩膜層去除；

其中，所述第一摻雜區和第二摻雜區的類型相同，二者共同組成線性梯度摻雜的漂移區，所述的第三摻雜區與所述第一摻雜區和第二摻雜區的類型相反。

可選的，在形成所述掩膜層或所述第一介質層之前，先進行一次普注，其注入的摻雜類型與所述第三摻雜區相同。

可選的，所述的普注的注入深度比所述第三摻雜區深，并在第二摻雜區和第三摻雜區的下方形成第四摻雜區。

可選地，所述的第一介質層為氧化層，所述第二介質層為氮化硅層，所述的第三介質層也為氧化層。

可選地，所述的第一介質層的厚度為50～1000埃，所述的第二介質層的厚度為50～3000埃，所述的第三介質層的厚度為50～3000埃，所述生長出的氧化層的厚度為300～10000埃。