[發明專利]一種雙層印制電路板及電子設備

在審

• 申請號: 201710289632.8
• 申請日: 2017-04-27
• 公開（公告）號: CN106973487A
• 公開（公告）日: 2017-07-21
• 發明（設計）人: 張坤;許傳亭;陳斯偉;馮杰;顏棟卿
• 申請（專利權）人: 晶晨半導體（上海）有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02
• 代理公司: 上海申新律師事務所31272
• 代理人: 俞滌炯

技術領域

本發明涉及電路板制造技術，尤其涉及一種雙層印制電路板及電子設備。

背景技術

PCB(Printed Circuit Board印制電路板，簡稱PCB)是重要的電子部件，是電子元器件的支撐體，是電子元器件電氣連接的載體。

印制電路板從單層發展到雙面、多層和撓性，并且仍舊保持著各自的發展趨勢。由于不斷地向高精度、高密度和高可靠性方向發展，不斷縮小體積、減少成本、提高性能，使得印制板在未來電子設備的發展工程中，仍然保持著強大的生命力。

當在印制電路板上集成SOC(System On Chip片上系統芯片，簡稱SOC)以及DDR(Double Data Rate雙倍速率同步動態隨機存儲器，簡稱DDR)時，SOC和DDR之間需要構成回路，回路的一部分可以在芯片端形成，但是回路的另一部分需要通過過孔形成，DDR所產生的高頻信號因為過孔的高阻抗而受到抑制，限制了DDR的頻率的提高。

發明內容

針對上述問題，本發明提出了一種雙層印制電路板，包括主體，所述主體正面的一頂層以及位于所述主體背面的一底層，所述頂層上設置有對應一片上系統芯片的第一線路布局和對應至少一個雙倍速率存儲器芯片的第二線路布局；

其中，

所述第一線路布局至少包括一第一接地焊盤；

所述第二線路布局至少包括一第二接地焊盤；

所述第一接地焊盤與所述第二接地焊盤通過一回路連接；

所述回路包括設置于所述頂層且分別連接所述第一接地焊盤和所述第二接地焊盤的第一導線，及設置于所述底層的第二導線；以及

所述第一導線與所述第二導線之間，通過一對分別臨近于所述第一線路布局和所述第二線路布局的過孔導通。

上述雙層印制電路板，其中，所述一對過孔包括一第一過孔，所述第一過孔鄰近所述第一線路布局設置，并于所述頂層連接所述第一接地焊盤，以及于所述底層連接所述第二導線對應所述第一線路布局的一端。

上述雙層印制電路板，其中，所述一對過孔包括一第二過孔，所述第二過孔鄰近所述第二線路布局設置，并于所述頂層連接所述第二接地焊盤，以及于所述底層連接所述第二導線對應所述第二線路布局的一端。

上述雙層印制電路板，其中，所述第二線路布局對應兩個所述雙倍速率存儲器芯片。

上述雙層印制電路板，其中，所述回路設置有18個。

上述雙層印制電路板，其中，所述第一線路布局中的所有接地焊盤均通過一所述回路與所述第二線路布局中對應的接地焊盤連接。

上述雙層印制電路板，其中，所述頂層和所述底層之間的距離為1.6mm。

上述雙層印制電路板，其中，所述雙倍速率存儲器芯片的工作頻率大于600MHz。

上述雙層印制電路板，其中，所述線路板由權利要求1-8中任一雙層印制電路板形成。

上述雙層印制電路板，其中，所述電子設備為電視機機頂盒。

有益效果：本發明在雙層印制電路板的頂層上也形成有連線，從而在SOC和DDR之間形成有經過頂層和底層的回路，以極大地降低SOC和DDR之間的回路阻抗。

附圖說明

圖1為本發明一實施例中雙層印制電路板的結構示意圖；

圖2為本發明一實施例中雙層印制電路板的結構示意圖；

圖3為本發明一實施例中過孔的等效模型；

圖4為本發明一實施例中過孔的等效電路圖；

圖5為本發明一實施例中雙層印制電路板的布局示意圖。

具體實施方式

下面結合附圖和實施例對本發明進行進一步說明。

在一個較佳的實施例中，如圖1所示，提出了一種雙層印制電路板，包括主體，主體正面的一頂層10以及位于主體背面的一底層20，頂層10上設置有對應一片上系統芯片的第一線路布局lay1和對應至少一個雙倍速率存儲器芯片的第二線路布局lay2；

其中，

第一線路布局lay1至少包括一第一接地焊盤GP1；

第二線路布局lay2至少包括一第二接地焊盤GP2；

第一接地焊盤GP1與第二接地焊盤GP2通過一回路連接；

該回路可以包括設置于頂層10且分別連接第一接地焊盤GP1和第二接地焊盤GP2的第一導線L1，及設置于底層的第二導線L2；以及

第一導線L1與第二導線L2之間，通過一對分別臨近于第一線路布局lay1和第二線路布局lay2的過孔導通。