[發明專利]封裝結構及其制作方法

在審

• 申請號: 201710285973.8
• 申請日: 2017-04-27
• 公開（公告）號: CN108022897A
• 公開（公告）日: 2018-05-11
• 發明（設計）人: 鄭群逸;鄭惟元;郭書瑋;楊鈺貞
• 申請（專利權）人: 財團法人工業技術研究院
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/50
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 祁建國;李巖

1.一種封裝結構，其特征在于，包括：

重布線路層，包括第一表面、相對所述第一表面的第二表面以及圖案化線路層，其中所述圖案化線路層包括多個突出于所述第一表面的接墊；

芯片，設置于所述第二表面并電性連接所述圖案化線路層；

模塑料，設置于所述第二表面以包覆所述芯片；

多個球底離型層，分別包覆突出于所述第一表面的所述接墊；以及

多個焊球，分別設置于所述球底離型層上并電性連接所述接墊。

2.根據權利要求1所述的封裝結構，各所述球底離型層包括與各所述焊球接觸的接觸表面，各所述接墊包括遠離所述第一表面的外表面，所述接觸表面的面積大于所述外表面的面積。

3.根據權利要求1所述的封裝結構，各所述球底離型層的表面粗糙度小于各所述接墊的表面粗糙度。

4.根據權利要求1所述的封裝結構，各所述球底離型層的材料包括金屬、金屬氧化物、金屬合金或其組合。

5.根據權利要求1所述的封裝結構，所述重布線路層還包括：

第一介電層，包括多個開口及所述第一表面，其中所述圖案化線路層設置于所述第一介電層上且所述接墊經由所述開口而突出于所述第一表面；

第二介電層，設置于所述第一介電層上并包括所述第二表面，所述第二介電層暴露部份所述圖案化線路層；以及

球底金屬層，設置于所述第二介電層上并電性連接所述圖案化線路層。

6.根據權利要求5所述的封裝結構，所述芯片透過多個導電凸塊而設置于所述球底金屬層上。

7.一種封裝結構，其特征在于，包括：

重布線路層，包括第一表面、相對所述第一表面的第二表面以及設置于所述第一表面的圖案化線路層，其中所述圖案化線路層包括多個接墊，各所述接墊的外表面與所述第一表面共平面；

芯片，設置于所述第二表面并電性連接所述圖案化線路層；

模塑料，設置于所述第二表面以包覆所述芯片；

多個球底離型層，設置于所述第一表面并分別覆蓋所述接墊；以及

多個焊球，分別設置于所述球底離型層上并電性連接所述接墊，其中各所述球底離型層與各所述焊球接觸的接觸表面的面積大于各所述接墊的所述外表面的面積。

8.根據權利要求7所述的封裝結構，各所述球底離型層的表面粗糙度小于各所述接墊的表面粗糙度。

9.根據權利要求7所述的封裝結構，各所述球底離型層的材料包括金屬、金屬氧化物、金屬合金或其組合。

10.根據權利要求7所述的封裝結構，所述重布線路層還包括：

第一介電層，包括多個開口，其中所述圖案化線路層設置于所述第一介電層上且所述接墊設置于所述開口內，各所述接墊的所述外表面與所述第一介電層的表面共平面，以共同定義出所述第一表面；

第二介電層，設置于所述第一介電層上并包括所述第二表面，所述第二介電層暴露部份所述圖案化線路層；以及

球底金屬層，設置于所述第二介電層上并電性連接所述圖案化線路層。

11.根據權利要求10所述的封裝結構，各所述球底離型層覆蓋部分所述第一介電層。

12.根據權利要求10所述的封裝結構，所述芯片透過多個導電凸塊而設置于所述球底金屬層上。