[發明專利]一種基于PSPICE的模擬電路分散性優化方法

有效

• 申請號: 201710282178.3
• 申請日: 2017-04-26
• 公開（公告）號: CN107239594B
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 周桂法;杜紹華;汪旭;陳旭鴻;匡芬;潘宇雄;唐歡;袁瑩瑩
• 申請（專利權）人: 中車株洲電力機車研究所有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367;G06F30/373;G06F119/02
• 代理公司: 湖南兆弘專利事務所(普通合伙) 43008
• 代理人: 周長清;蔣維特

1.一種基于PSPICE的模擬電路分散性優化方法，其特征在于，包括如下步驟：

S1.構建仿真電路，并構建所述仿真電路的關鍵特性指標的傳遞函數；

S2.對所述仿真電路進行靈敏度分析，確定影響所述關鍵特性指標的關鍵器件；

S3.進行第一輪仿真，獲取仿真電路關鍵特性指標的第一輪仿真值，所述第一輪仿真值包括關鍵特性指標的輸入值和輸出值；

S4.確定所述關鍵特性指標與所述關鍵器件之間的函數；

S5.對所述函數進行穩健性優化設計，確定所述關鍵特性指標的均值、規范上限值、規范下限值；

S6.根據所述均值優化所述關鍵器件的參數，進行第二輪仿真，獲取仿真電路關鍵特性指標的第二輪仿真值，根據所述第二輪仿真值確定所述仿真電路的成品率；

S7.當所述成品率滿足預設的判定指標時，跳轉至步驟S8；否則，跳轉至步驟S2；

S8.對所述仿真電路進行Smoke分析，根據Smoke分析結果判斷所述仿真電路中是否存在受過應力作用的器件，存在則修改所述器件的降額因子，重復步驟S8，否則得到仿真電路的設計參數，完成仿真電路設計；

所述關鍵特性指標包括增益、帶寬、延遲時間。

2.根據權利要求1所述的基于PSPICE的模擬電路分散性優化方法，其特征在于，步驟S1中所述構建仿真電路的步驟包括：以PSPICE AA模型庫作為基準模型庫，從所述基準模型庫中選擇器件構建仿真電路，并補充所述器件的容差信息。

3.根據權利要求2所述的基于PSPICE的模擬電路分散性優化方法，其特征在于，步驟S2中確定影響關鍵特性指標的關鍵器件的具體步驟為：根據所述靈敏度分析結果，以所述關鍵性指標的影響度對各器件進行排序，以所述影響度處于預設排序范圍內的器件為關鍵器件。

4.根據權利要求3所述的基于PSPICE的模擬電路分散性優化方法，其特征在于：所述預設排序范圍為影響度為前5至10位的范圍。

5.根據權利要求4所述的基于PSPICE的模擬電路分散性優化方法，其特征在于：所述第一輪仿真的次數不少于100次。

6.根據權利要求3或4或5所述的基于PSPICE的模擬電路分散性優化方法，其特征在于，步驟S4的具體步驟包括：從所述第一輪仿真值中選擇N組樣本，通過響應面法、或隨機響應法、或混沌多項式法確定所述關鍵特性指標與所述關鍵器件之間的函數，如式(1)所示：

Y＝F(X) (1)

式(1)中，Y為所述仿真電路的關鍵特性指標的輸出值，F(X)為所述函數，X＝[X₁,X₂…X_k]，X_i,i＝1,2,…,k為第i個關鍵器件。

7.根據權利要求6所述的基于PSPICE的模擬電路分散性優化方法，其特征在于，所述N的值大于等于20。

8.根據權利要求7所述的基于PSPICE的模擬電路分散性優化方法，其特征在于，步驟S5的具體步驟包括：構建穩健性優化模型，如式(2)所示：

式(2)中，σ_Y為關鍵特性指標Y的標準差，μ_Y為關鍵特性指標Y的均值，Y_L為Y的規范下限，Y_U為Y的規范上限，為第i個關鍵器件的均值，D.V為設計變量；

根據所述穩健性優化模型確定所述關鍵特性指標的均值μ_Y、規范上限值Y_U、規范下限值Y_L。

9.根據權利要求8所述的基于PSPICE的模擬電路分散性優化方法，其特征在于：步驟S6根據所述均值優化所述關鍵器件的參數時，保證所述關鍵器件的方差不變。

10.根據權利要求9所述的基于PSPICE的模擬電路分散性優化方法，其特征在于：所述第二輪仿真的次數不少于1000次，所述仿真電路的成品率為第二輪仿真值的均值落入[規范下限值，規范上限值]范圍的概率。