[發明專利]一種基于PSPICE的模擬電路分散性優化方法

有效

• 申請號: 201710282178.3
• 申請日: 2017-04-26
• 公開（公告）號: CN107239594B
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 周桂法;杜紹華;汪旭;陳旭鴻;匡芬;潘宇雄;唐歡;袁瑩瑩
• 申請（專利權）人: 中車株洲電力機車研究所有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367;G06F30/373;G06F119/02
• 代理公司: 湖南兆弘專利事務所(普通合伙) 43008
• 代理人: 周長清;蔣維特

本發明公開了一種基于PSPICE的模擬電路分散性優化方法，包括：S1.構建仿真電路，構建關鍵特性指標的傳遞函數；S2.進行靈敏度分析，確定關鍵器件；S3.進行第一輪仿真；S4.確定關鍵特性指標與關鍵器件之間的函數；S5.對函數進行穩健性優化設計，確定均值、規范上限值、規范下限值；S6.優化關鍵器件的參數，進行第二輪仿真，確定成品率；S7.當成品率滿足預設的判定指標時，跳轉至步驟S8；否則，跳轉至步驟S2；S8.對仿真電路進行分析，判斷是否存在受過應力作用的器件，存在則修改器件的降額因子，重復步驟S8，否則得到設計參數，完成仿真電路設計。本發明具有提高所優化設計電路的穩定性和可靠性的優點。

技術領域

本發明涉及模擬電路優化設計領域，尤其涉及一種基于PSPICE的模擬電路分散性優化方法。

背景技術

傳統的電路優化設計及分析方法有容差設計方法、蒙特卡洛仿真方法等，但傳統方法著重關注電路器件容差、電路制造合格率等局部問題，對于電路關鍵特性的分散性問題(如性能指標超差、漂移、不穩定性等)缺乏全局、體系的解決方案。因此，對電路關鍵特性的分散性問題進行研究具有現實的意義。

發明內容

本發明要解決的技術問題就在于：針對現有技術存在的技術問題，本發明提供一種可以從全局、體系的角度對電路關鍵特性的分散性問題進行分析，對電路進行優化設計，從而得到提高電路抵抗元器件分散性的能力，提高電路的穩定性和可靠性的基于PSPICE的模擬電路分散性優化方法。

為解決上述技術問題，本發明提出的技術方案為：一種基于PSPICE的模擬電路分散性優化方法，包括如下步驟：

S1.構建仿真電路，并構建所述仿真電路的關鍵特性指標的傳遞函數；

S2.對所述仿真電路進行靈敏度分析，確定影響所述關鍵特性指標的關鍵器件；

S3.進行第一輪仿真，獲取仿真電路關鍵特性指標的第一輪仿真值，所述第一輪仿真值包括關鍵特性指標的輸入值和輸出值；

S4.確定所述關鍵特性指標與所述關鍵器件之間的函數；

S5.對所述函數進行穩健性優化設計，確定所述關鍵特性指標的均值、規范上限值、規范下限值；

S6.根據所述均值優化所述關鍵器件的參數，進行第二輪仿真，獲取仿真電路關鍵特性指標的第二輪仿真值，根據所述第二輪仿真值確定所述仿真電路的成品率；

S7.當所述成品率滿足預設的判定指標時，跳轉至步驟S8；否則，跳轉至步驟S2；

S8.對所述仿真電路進行Smoke分析，根據Smoke分析結果判斷所述仿真電路中是否存在受過應力作用的器件，存在則修改所述器件的降額因子，重復步驟S8，否則得到仿真電路的設計參數，完成仿真電路設計。

作為本發明的進一步改進，步驟S1中所述構建仿真電路的步驟包括：以PSPICE AA模型庫作為基準模型庫，從所述基準模型庫中選擇器件構建仿真電路，并補充所述器件的容差信息。

作為本發明的進一步改進，步驟S2中確定影響關鍵特性指標的關鍵器件的具體步驟為：根據所述靈敏度分析結果，以所述關鍵性指標的影響度對各器件進行排序，以所述影響度處于預設排序范圍內的器件為關鍵器件。

作為本發明的進一步改進，所述預設排序范圍為影響度為前5至10位的范圍。

作為本發明的進一步改進，所述第一輪仿真的次數不少于100次。

作為本發明的進一步改進，步驟S4的具體步驟包括：從所述第一輪仿真值中選擇N組樣本，通過響應面法、或隨機響應法、或混沌多項式法確定所述關鍵特性指標與所述關鍵器件之間的函數，如式(1)所示：

Y＝F(X) (1)