[發明專利]用于制造半導體器件的方法

在審

• 申請號: 201710281731.1
• 申請日: 2017-04-26
• 公開（公告）號: CN107452759A
• 公開（公告）日: 2017-12-08
• 發明（設計）人: 山口直
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 李輝,董典紅

相關申請的交叉引用

于2016年5月2日提交的日本專利申請No.2016-092276的全部公開內容，包括說明書、附圖和摘要，通過引用合并于本文中。

技術領域

本發明涉及一種用于制造半導體器件的方法，并且優選地針對用于制造包括例如固態圖像感測元件的半導體器件的方法而被使用。

背景技術

作為固體圖像感測元件，使用CMOS(互補金屬氧化物半導體)的固體圖像感測元件(CMOS圖像傳感器)已經開發。CMOS圖像傳感器包括多個像素，每個像素具有光電二極管和傳輸晶體管。

關于CMOS圖像傳感器，已知在半導體襯底中提供吸除層的技術作為針對暗時間白斑的對策，并且已知終止氫懸鍵的被稱為“氫燒結”的技術作為針對暗時間白斑或暗電流的對策。

日本未審查專利申請公開No.2015-130397(專利文獻1)、日本未審查專利申請公開No.2015-130396(專利文獻2)、日本未審查專利申請公開No.2014-99482(專利文獻3)和日本未審查專利申請公開No.2014-99481(專利文獻4)均公開了在硅襯底上方具有外延層的硅外延晶片中通過簇離子照射在硅襯底中形成吸除層的技術。

日本未審查專利申請公開No.2010-34181(專利文獻5)、日本未審查專利申請公開No.2009-295918(專利文獻6)、日本未審查專利申請公開No.2009-59824(專利文獻7)和日本未審查專利申請公開No.2007-81205(專利文獻8)均公開了氫燒結技術。

[專利文獻]

[專利文獻1]日本未審專利申請公開No.2015-130397

[專利文獻2]日本未審專利申請公開No.2015-130396

[專利文獻3]日本未審專利申請公開No.2014-99482

[專利文獻4]日本未審專利申請公開No.2014-99481

[專利文獻5]日本未審專利申請公開No.2010-34181

[專利文獻6]日本未審專利申請公開No.2009-295918

[專利文獻7]日本未審專利申請公開No.2009-59824

[專利文獻8]日本未審專利申請公開No.2007-81205

發明內容

本發明人在CMOS圖像傳感器的開發中針對具有吸除層的硅外延晶片的使用和氫燒結處理進行了研究。

總體而言，在硅外延晶片中形成諸如光電二極管和傳輸晶體管之類的元件以及在該元件之上的導線之后，在例如約400℃的溫度執行氫燒結處理。考慮到元件的特性變化或由鋁、銅等形成的導線的耐熱性，難以將氫燒結的溫度設定在等于或高于上述溫度的溫度。

然而，以下問題已經變得清楚：在約400℃的溫度，硅和氧化物膜之間的界面處的懸鍵不能被充分終止；這導致由于界面能級引起的漏電流，使得不可能改善諸如暗時間白斑或暗電流之類的器件特性。

對于具有光電二極管的半導體器件，希望減少暗時間白斑、暗電流等，即提高半導體器件的性能。

從本說明書和附圖的描述中，其他目的和新穎特征將是顯而易見的。

根據一個實施例，在用于制造半導體器件的方法中執行半導體器件的制造步驟，該制造步驟包括：提供半導體襯底，所述半導體襯底具有吸除層和外延層，該吸除層通過在其內部離子注入簇而形成，外延層形成在吸除層的頂部；使半導體襯底經受在800℃或更高的熱處理，由此形成氫吸附位置，隨后進行在600℃或更高的熱處理。

根據其它實施例，可以改善半導體器件的性能。

附圖說明

圖1是表示第一實施例的半導體器件的配置示例的電路框圖；

圖2是表示像素的配置示例的電路圖；

圖3是表示第一實施例的半導體器件的像素的平面圖；

圖4是表示其中形成第一實施例的半導體器件的芯片區域的平面圖；

圖5是表示在第一實施例的半導體器件的外圍電路區域中形成的晶體管的平面圖；

圖6是第一實施例的半導體器件的主要部分的橫截面圖；

圖7是表示第一實施例的半導體器件的一些制造步驟的工藝流程圖；

圖8是表示圖7之后半導體器件的其他制造步驟的工藝流程圖；

圖9是在制造步驟中的第一實施例的半導體器件的主要部分的橫截面視圖；