[發明專利]晶體管及其制作方法

有效

• 申請號: 201710279087.4
• 申請日: 2017-04-25
• 公開（公告）號: CN108735804B
• 公開（公告）日: 2021-05-14
• 發明（設計）人: 張海洋;劉少雄
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28;B82Y30/00;B82Y40/00
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發明揭示了一種晶體管及其制作方法，晶體管包括半導體襯底；位于所述半導體襯底上的堆疊結構，所述堆疊結構包括交錯堆疊的第一堆疊層和第二堆疊層，所述第一堆疊層突出所述第二堆疊層以在所述堆疊結構的外側形成開口；位于所述開口中的薄膜側墻，所述薄膜側墻位于所述第二堆疊層的側壁和第一堆疊層的表面；位于所述堆疊結構上的柵極結構。由此在所述第一堆疊層突出所述第二堆疊層所造成的開口中形成了薄膜側墻，實現了對開口的遮擋，由此降低了柵極與源極/漏極之間的寄生電容。

技術領域

本發明涉及半導體技術領域，特別是涉及一種晶體管及其制作方法。

背景技術

通過縮小晶體管的尺寸來提高芯片的工作速度和集成度、減小芯片功耗密度一直是微電子工業發展所追求的目標。在過去的四十年里，微電子工業發展一直遵循著摩爾定律。當前，場效應晶體管的物理柵長已接近20nm，柵介質也僅有幾個氧原子的厚度，通過縮小傳統場效應晶體管的尺寸來提高性能已面臨一些困難。

納米線場效應晶體管(NWFET，Nano-Wire MOSFET)成為一個較佳的嘗試方案。一方面，NWFET中的溝道厚度和寬度都較小，使得柵極更接近于溝道的各個部分，有助于增強晶體管的柵極調制能力。另一方面，NWFET緩解了減薄柵介質厚度的要求，有望減小柵極漏電流。但是如何進一步提高NWFET的性能，依然需要付出諸多努力。

發明內容

本發明的目的在于提供一種晶體管及其制作方法，改善柵極與源極/漏極之間的寄生電容。

為解決上述技術問題，本發明提供一種晶體管，包括：

半導體襯底；

位于所述半導體襯底上的堆疊結構，所述堆疊結構包括交錯堆疊的第一堆疊層和第二堆疊層，所述第一堆疊層突出所述第二堆疊層以在所述堆疊結構的外側形成開口；

位于所述開口中的薄膜側墻，所述薄膜側墻位于所述第二堆疊層的側壁和第一堆疊層的表面；以及

位于所述堆疊結構上的柵極結構。

可選的，對于所述的晶體管，所述薄膜側墻的厚度為

可選的，對于所述的晶體管，所述薄膜側墻的介電常數大于等于20。

可選的，對于所述的晶體管，還包括填充在所述開口內的被所述薄膜側墻包圍的填充側墻。

可選的，對于所述的晶體管，所述填充側墻為氧化硅材質或氮化硅材質。

可選的，對于所述的晶體管，所述第一堆疊層突出所述第二堆疊層2nm-20nm。

可選的，對于所述的晶體管，所述第一堆疊層為硅材質，所述第二堆疊層為硅鍺材質。

本發明還提供一種晶體管的制作方法，包括：

提供半導體襯底；

在所述半導體襯底上形成堆疊結構和所述堆疊結構上的柵極結構，所述堆疊結構包括交錯堆疊的第一堆疊層和第二堆疊層，所述第一堆疊層突出所述第二堆疊層以在所述堆疊結構的外側形成開口；以及

在所述開口內形成薄膜側墻，所述薄膜側墻位于所述第二堆疊層的側壁和第一堆疊層的表面。

可選的，對于所述的晶體管的制作方法，在所述半導體襯底上形成堆疊結構和所述堆疊結構上的柵極結構，所述堆疊結構包括交錯堆疊的第一堆疊層和第二堆疊層，所述第一堆疊層突出所述第二堆疊層以在所述堆疊結構的外側形成開口的步驟包括：

在所述半導體襯底上形成交錯堆疊的第一堆疊層和第二堆疊層；

刻蝕所述第二堆疊層，使得所述第一堆疊層突出所述第二堆疊層以在所述堆疊結構的外側形成開口；以及

在所述堆疊結構上形成柵極結構