[發明專利]共享接觸孔短路缺陷的測試結構、制備方法和測試方法

有效

• 申請號: 201710276138.8
• 申請日: 2017-04-25
• 公開（公告）號: CN107293503B
• 公開（公告）日: 2019-11-22
• 發明（設計）人: 范榮偉;陳宏璘;龍吟;王愷
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 31275 上海天辰知識產權代理事務所(特殊普通合伙)
• 代理人: 吳世華;陳慧弘<國際申請>=<國際公布>

本發明提供了一種共享接觸孔短路缺陷的測試結構、制備方法和測試方法，測試結構具有第一導電類型晶體管；第一導電類型晶體管包括：有源區、位于有源區上設置的第一柵極和第二柵極、第二柵極的一端的底部不設置有源區；位于第一柵極上的第一柵源共享接觸孔和位于第二柵極的一端上的第二柵源共享接觸孔；第一柵源共享接觸孔連接第一柵極一端和有源區；第二柵源共享接觸孔僅連接第二柵極的一端，第二柵源共享接觸孔的底部不連接有源區。利用本發明的測試結構能夠很直觀地判斷出第二柵源共享接觸孔是否發生短路，有利于進行后續工藝窗口的平度、工藝和機臺的監控。

技術領域

本發明涉及半導體制造技術領域，具體涉及一種共享接觸孔短路缺陷的測試結構及測試方法。

背景技術

隨著集成電路工藝的發展，半導體工藝尺寸越來越小，也越來越復雜。很多工藝整合的工藝窗口越來越小，如接觸孔與多晶硅的短路問題，其受到對準精度以及接觸孔和多晶硅關鍵尺寸等的影響，是28nm以下研發工藝的難點問題之一。

如圖1至5所示，其中，圖1為晶圓良率測試示意圖，圖2為現有的柵源共享接觸孔與柵極產生短路的掃描電子顯微鏡圖片，圖3為現有的柵源共享接觸孔與柵極結構正常的掃描電子顯微鏡圖片，圖4為正常的SRAM結構的電子束掃描影像示意圖，圖5為柵源共享接觸孔與柵極產生短路的SRAM結構的電子束掃描影像示意圖。圖2中所示的產品遭受晶圓邊緣的單獨位(Single Bit,SB)失效嚴重的問題，其物理失敗分析(Physical FailureAnalysis，PFA)結果顯示為柵源共享接觸孔與多晶硅短路問題，如圖2中虛線框所示。然而，針對這一電性失效問題，光學檢查沒有足夠的精度進行在線監控，同時由于共享接觸孔在常規SRAM結構中，其一端均會與多晶硅相連，當其另一端與另一根多晶硅短路時，不會有電位的變化，所以無法對其進行電性缺陷的監控，如圖5所示。

發明內容

為了克服以上問題，本發明旨在提供一種共享接觸孔短路缺陷的測試結構及測試方法，從而提升產品良率。

為了達到上述目的，本發明提供了一種柵源共享接觸孔短路缺陷的測試結構，其具有第一導電類型晶體管；第一導電類型晶體管包括：有源區、位于有源區上設置的第一柵極和第二柵極、第二柵極的一端的底部不設置有源區；位于第一柵極上的第一柵源共享接觸孔和位于第二柵極的所述一端上的第二柵源共享接觸孔；第一柵源共享接觸孔連接第一柵極一端和有源區；第二柵源共享接觸孔僅連接第二柵極的所述一端，第二柵源共享接觸孔的底部不連接有源區；其中，

當第一柵源共享接觸孔呈導通狀態時，第二柵源共享接觸孔的正常狀態為不導通，第二柵源共享接觸孔的異常狀態為導通。

優選地，第二柵源共享接觸孔底部設置有隔離結構，第二柵源共享接觸孔與隔離結構相接觸且同時與第二柵極的所述一端相接觸。

優選地，所述第二柵源共享接觸孔底部設置的隔離結構為淺溝槽隔離結構。

優選地，第一柵極和第二柵極之間平行排布。

優選地，所述有源區包括N型深阱區和位于N型深阱區內的P型摻雜區，所述第一柵極設置于N型深阱區上，所述第一柵源共享接觸孔設置于P型摻雜區和所述第一柵極上；或者所述有源區包括N型深阱區和位于N型深阱區內的N型摻雜區，所述第一柵極設置于N型深阱區上，所述第一柵源共享接觸孔設置于N型摻雜區和所述第一柵極上；或者所述有源區包括P型深阱區和位于P型深阱區內的P型摻雜區，所述第一柵極設置于P型深阱區上，所述第一柵源共享接觸孔設置于P型摻雜區和所述第一柵極上。