[發明專利]用于高壓ESD保護的高維持電流LDMOS結構

有效

• 申請號: 201710272821.4
• 申請日: 2017-04-24
• 公開（公告）號: CN106876473B
• 公開（公告）日: 2019-12-06
• 發明（設計）人: 喬明;齊釗;楊文;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 51232 成都點睛專利代理事務所(普通合伙)
• 代理人: 敖歡;葛啟函<國際申請>=<國際公布>=

本發明提供一種用于高壓ESD保護的高維持電流LDMOS結構，包括P型襯底、NWELL區、NP接觸區、P型襯底表面的薄柵氧化層、多晶硅柵電極、P襯底表面注入的NP源極接觸區、PP襯底、NTOP層，NTOP層左邊緣與NP接觸區右邊緣的距離為D1，NTOP層右邊緣與NWELL區右邊緣的間距為D2，通過調整D1來調節器件的維持電流，通過調節D2來調節器件的觸發電壓，本發明提出LDMOS器件可以在工藝不改變的情況下通過NTOP層的位置來調節觸發電壓；NTOP層位置的改變一方面能夠調整觸發電壓，另一方面可以提高維持電流從而避免閂鎖效應；NTOP層的存在能夠改變電流分布，提高器件在ESD脈沖電流下的魯棒性。

技術領域

本發明屬于電子科學與技術領域，主要用于靜電泄放(ElectroStaticDischarge，簡稱為ESD)防護技術，具體的說是涉及一種用于高壓ESD保護的高維持電流LDMOS結構。

背景技術

ESD即靜電泄放，是自然界普遍存在的現象。ESD存在于人們日常生活的各個角落。而就是這樣習以為常的電學現象對于精密的集成電路來講卻是致命的威脅。

對于高壓集成電路，由于類閂鎖效應的存在，LDMOS結構(圖1所示)通常不能夠直接用于其中。而如通過一些方式將LDMOS的維持電壓提升至VDD電壓以上，雖然能夠帶來閂鎖免疫，但同時也會提高器件在開態承受的電壓，再加上大電流下克爾克效應的影響，LDMOS會很快產生不可逆的損毀。

研究結果表明，提高維持電流能夠在一定程度上代替提高維持電壓解決器件的類閂鎖問題。當ESD脈沖過后，若產生的閂鎖電流無法保證ESD器件的最低維持電流要求，閂鎖效應將不會產生。根據此，本發明提出一種用于高壓ESD保護的高維持電流LDMOS結構。該結構通過一層高濃度ntop層，實現了在不改變工藝的條件下觸發電壓/維持電流可調，電流分布均勻，ESD魯棒性高等特點。

發明內容

鑒于以上所述現有技術的缺點，本發明要解決的問題是：提供一種用于高壓ESD保護的高維持電流LDMOS結構，在工藝一定的情況下，實現ESD器件的準確及快速的觸發(觸發電壓合適)，高的維持電流，高的二次擊穿電流。

為實現上述發明目的，本發明技術方案如下：

一種用于高壓ESD保護的高維持電流LDMOS結構，包括P型襯底、位于P型襯底表面的NWELL區、位于NWELL區內部的NPLUS接觸區、與NWELL區右側相切的P型襯底表面的薄柵氧化層、位于薄柵氧化層上方的多晶硅柵電極、與薄柵氧化層右側相切的P襯底表面注入的NPLUS源極接觸區、與NPLUS源極接觸區右側相切的PPLUS襯底、位于NWELL區內部NPLUS接觸區右側的NTOP層，NTOP層左邊緣與NPLUS接觸區右邊緣的距離為D1，NTOP層右邊緣與NWELL區右邊緣的間距為D2，通過調整D1來調節器件的維持電流，通過調節D2來調節器件的觸發電壓，NPLUS接觸區與金屬相連形成漏級金屬；多晶硅柵電極、NPLUS源極接觸區、PPLUS襯底用金屬相連構成器件源極，NPLUS接觸區構成器件的陽極接觸，NPLUS源極接觸區、PPLUS襯底、多晶硅柵電極短接構成器件的陰極接觸。

作為優選方式，所述NPLUS接觸區替換為第一PPLUS注入區，所述NPLUS源極接觸區替換為第二PPLUS注入區，所述NTOP層替換為PTOP層，所述PPLUS襯底替換為襯底接觸NPLUS區，所述NWELL區替換為PWELL區，所述P型襯底替換為N型襯底，所述第一PPLUS注入區構成器件陰極接觸，第二PPLUS注入區、襯底接觸NPLUS區、多晶硅柵電極短接構成器件陽極接觸。

作為優選方式，調整D1與D2均是通過調整工藝版圖中相應位置的間距來實現，D1越小導致維持電流上升，D2越小導致觸發電壓越低。

本發明的工作原理為：