[發明專利]三維半導體器件

有效

• 申請號: 201710272619.1
• 申請日: 2017-04-24
• 公開（公告）號: CN107452746B
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 黃盛珉;許星會
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H10B41/20
• 分類號: H10B41/20;H10B43/20
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

本公開提供了三維半導體器件。電極結構包括垂直地層疊在基板上的多個電極。多個電極的每個包括電極部、墊部分和突起。電極部平行于基板的頂表面并在第一方向上延伸。墊部分在相對于基板的頂表面垂直或傾斜的第三方向上從電極部延伸。突起在平行于第三方向的方向上從墊部分的一部分突出。當從平面圖看時，多個電極的突起布置在第一方向和第二方向的對角線方向上，該第二方向平行于基板的頂表面并交叉第一方向。

技術領域

本發明構思涉及一種三維(3D)半導體器件及其制造方法。

背景技術

半導體器件已經被高度集成以提供優良的性能和低的制造成本。半導體器件的集成密度直接影響半導體器件的成本，從而導致對高度集成的半導體器件的需求。常規的二維(2D)或平面的半導體器件的集成密度可以主要由單位存儲單元占據的面積確定。因此，常規的2D半導體器件的集成密度會受到形成精細圖案的技術的大的影響。然而，由于需要非常昂貴的裝置來形成精細圖案，所以2D半導體器件的集成密度繼續增大，但是仍然受到限制。因此，包括三維布置的存儲單元的三維(3D)半導體器件已經被發展以克服以上限制。

發明內容

根據本發明構思的示范性實施方式，一種三維(3D)半導體器件被如下提供。電極結構包括垂直地層疊在基板上的多個電極。多個電極的每個包括電極部、墊部分和突起。電極部平行于基板的頂表面并在第一方向上延伸。墊部分在相對于基板的頂表面垂直或傾斜的第三方向上從電極部延伸。突起在平行于第三方向的方向上從墊部分的一部分突出。當從平面圖看時，多個電極的突起布置在第一方向和第二方向的對角線方向上，該第二方向平行于基板的頂表面并交叉第一方向。

根據本發明構思的示范性實施方式，一種三維(3D)半導體器件被如下提供。電極結構包括垂直地層疊在基板上的多個電極。多個電極的每個包括電極部、豎直墊部分和水平墊部分。電極部平行于基板的頂表面并在第一方向上延伸。豎直墊部分在相對于基板的頂表面垂直或傾斜的第三方向上從電極部的一部分延伸。水平墊部分在第二方向上從豎直墊部分的一部分延伸。第二方向交叉第一方向并平行于基板的頂表面。

根據本發明構思的示范性實施方式，一種三維(3D)半導體器件被如下提供?；灏▎卧嚵袇^和連接區。電極結構包括垂直地層疊在基板上的多個電極。多個電極的每個包括電極部和豎直墊部分。電極部平行于基板的頂表面并在第一方向上延伸。豎直墊部分在相對于基板的頂表面垂直或傾斜的方向上從電極部的一部分延伸。電極部包括在單元陣列區上具有第一寬度的第一部分和在連接區上具有小于第一寬度的第二寬度的第二部分。豎直墊部分具有基本上等于第二寬度的寬度。

根據本發明構思的示范實施方式，一種制造三維(3D)半導體器件的方法被如下提供。薄層結構形成在基板上。薄層結構包括交替地層疊在基板上的多個絕緣層和多個犧牲層。多個絕緣層的每個和多個犧牲層的每個包括水平部分和側壁部分。水平部分平行于基板的頂表面并在第一方向上延伸。側壁部分在相對于基板的頂表面垂直或傾斜的第三方向上延伸。多個犧牲層的側壁部分的部分被凹進以形成多個犧牲層的側壁部分的所述部分的凹陷表面。多個突起從多個犧牲層的側壁部分的凹陷表面突出。當從平面圖看時，多個犧牲層的多個突起布置在相對于第一方向和第二方向的對角線方向上，該第二方向平行于基板的頂表面并交叉第一方向。

根據本發明構思的示范實施方式，一種制造三維(3D)半導體器件的方法被如下提供。薄層結構形成在包括單元陣列區和連接區的基板上。薄層結構包括交替地層疊在基板上的多個絕緣層和多個犧牲層。薄層結構被圖案化以形成在第一方向上延伸的溝槽。墊掩模圖案形成為覆蓋連接區上的薄層結構的側壁的通過溝槽暴露的部分。第一蝕刻工藝被進行以橫向地蝕刻犧牲層的通過溝槽和墊掩模圖案暴露的部分以在絕緣層之間形成第一犧牲圖案。在去除墊掩模圖案之后，第二蝕刻工藝被進行以橫向地蝕刻通過溝槽暴露的第一犧牲圖案以形成柵極區和第二犧牲圖案。柵極區形成在單元陣列區上的絕緣層之間。第二犧牲圖案形成在連接區上的絕緣層之間。電極形成在柵極區中，電極與第二犧牲圖案的側壁部分接觸。