[發明專利]一種調節CMOS器件閾值的方法及CMOS器件

有效

• 申請號: 201710272336.7
• 申請日: 2017-04-24
• 公開（公告）號: CN107195631B
• 公開（公告）日: 2019-11-12
• 發明（設計）人: 葉甜春;殷華湘;張青竹;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 房德權

本發明屬于半導體技術領域，公開了一種調節CMOS器件閾值的方法及CMOS器件，方法：提供襯底、沉積第一阻擋層、使第一鰭片和第二鰭片上具有不同厚度的第一阻擋層、NMOS區域形成第一功函數層、PMOS區域形成第二功函數層、使第三鰭片和第四鰭片上具有不同厚度的第二功函數層；器件：襯底、第一阻擋層、第一功函數層、第二功函數層。本發明解決了現有技術中CMOS器件閾值調節工藝復雜，NMOS和PMOS之間易產生關聯寄生影響，閾值控制精度較低，PMOS金屬柵疊層結構復雜，影響小尺寸金屬柵填充均勻性和閾值控制效果的問題，達到了NMOS和PMOS之間閾值調節關聯影響較小，金屬柵疊層結構簡單的技術效果。

技術領域

本發明涉及半導體技術領域，尤其涉及一種調節CMOS器件閾值的方法及CMOS器件。

背景技術

調節CMOS器件閾值的現有方法是：NMOS和PMOS的金屬柵先沉積阻擋層，再調節阻擋層厚度，接著先沉積PMOS功函數層(PMOS WFL)，再變化PMOS WFL的厚度以調節PMOS閾值；再沉積NMOS功函數層(NMOS WFL)，NMOS WFL結合前面的阻擋層厚度變化共同調節NMOS閾值。由于現有方法中NMOS閾值調節過程需分為兩段，CMOS器件閾值調節工藝復雜，NMOS和PMOS之間易產生關聯寄生影響，閾值控制的精度較低。此外，得到的CMOS器件的PMOS金屬柵疊層結構復雜，影響小尺寸金屬柵填充均勻性和閾值控制效果。

發明內容

本申請實施例通過提供一種調節CMOS器件閾值的方法及CMOS器件，解決了現有技術中CMOS器件閾值調節工藝復雜，NMOS和PMOS之間易產生關聯寄生影響，閾值控制精度較低，PMOS金屬柵疊層結構復雜，影響小尺寸金屬柵填充均勻性和閾值控制效果的問題。

本申請實施例提供一種調節CMOS器件閾值的方法，包括：

提供襯底，所述襯底包括NMOS區域和PMOS區域，所述NMOS區域包含第一鰭片和第二鰭片，所述PMOS區域包含第三鰭片和第四鰭片；

沉積第一阻擋層；

在所述NMOS區域上進行局部處理，使所述第一鰭片和所述第二鰭片上具有不同厚度的所述第一阻擋層；

在所述NMOS區域的所述第一阻擋層上形成第一功函數層；

在所述PMOS區域的所述第一阻擋層上形成第二功函數層；

在所述PMOS區域上進行局部處理，使所述第三鰭片和所述第四鰭片上具有不同厚度的所述第二功函數層。

優選的，所述在所述NMOS區域的所述第一阻擋層上形成第一功函數層的方法為：

在所述NMOS區域和所述PMOS區域的所述第一阻擋層上形成第一功函數層；

在所述PMOS區域上進行局部處理，去除所述PMOS區域上的所述第一功函數層。

優選的，所述在所述PMOS區域的所述第一阻擋層上形成第二功函數層的方法為：

在所述NMOS區域和所述PMOS區域上形成第二功函數層；

在所述NMOS區域上進行局部處理，去除所述NMOS區域上的所述第二功函數層。

優選的，在所述NMOS區域、所述PMOS區域上進行局部處理的方法為干法腐蝕、濕法腐蝕、灰化、剝離中的一種。

優選的，所述第一阻擋層包含以下材料中的至少一種或多種的組合：TiN、TaN、TiNx、TaNx、TiNSi。

優選的，所述第一功函數層包含以下材料中的至少一種或多種的組合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。