[發(fā)明專利]一種調(diào)節(jié)CMOS器件閾值的方法及CMOS器件

有效

• 申請?zhí)枺?/td>: 201710272336.7
• 申請日: 2017-04-24
• 公開（公告）號: CN107195631B
• 公開（公告）日: 2019-11-12
• 發(fā)明（設(shè)計）人: 葉甜春;殷華湘;張青竹;趙超
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京華沛德權(quán)律師事務(wù)所 11302
• 代理人: 房德權(quán)

1.一種調(diào)節(jié)CMOS器件閾值的方法，其特征在于，包括：

提供襯底，所述襯底包括NMOS區(qū)域和PMOS區(qū)域，所述NMOS區(qū)域包含第一鰭片和第二鰭片，所述PMOS區(qū)域包含第三鰭片和第四鰭片；

沉積第一阻擋層；

在所述NMOS區(qū)域上進(jìn)行局部處理，使所述第一鰭片和所述第二鰭片上具有不同厚度的所述第一阻擋層；

在所述NMOS區(qū)域的所述第一阻擋層上形成第一功函數(shù)層；

在所述PMOS區(qū)域的所述第一阻擋層上形成第二功函數(shù)層；

在所述PMOS區(qū)域上進(jìn)行局部處理，使所述第三鰭片和所述第四鰭片上具有不同厚度的所述第二功函數(shù)層；

所述在所述NMOS區(qū)域的所述第一阻擋層上形成第一功函數(shù)層的方法為：在所述NMOS區(qū)域和所述PMOS區(qū)域的所述第一阻擋層上形成第一功函數(shù)層；在所述PMOS區(qū)域上進(jìn)行局部處理，去除所述PMOS區(qū)域上的所述第一功函數(shù)層；

所述在所述PMOS區(qū)域的所述第一阻擋層上形成第二功函數(shù)層的方法為：在所述NMOS區(qū)域和所述PMOS區(qū)域上形成第二功函數(shù)層；在所述NMOS區(qū)域上進(jìn)行局部處理，去除所述NMOS區(qū)域上的所述第二功函數(shù)層。

2.根據(jù)權(quán)利要求1所述的調(diào)節(jié)CMOS器件閾值的方法，其特征在于，在所述NMOS區(qū)域、所述PMOS區(qū)域上進(jìn)行局部處理的方法為干法腐蝕、濕法腐蝕、灰化、剝離中的一種。

3.根據(jù)權(quán)利要求1所述的調(diào)節(jié)CMOS器件閾值的方法，其特征在于，所述第一阻擋層包含以下材料中的至少一種或多種的組合：TiN、TaN、TiNx、TaNx、TiNSi。

4.根據(jù)權(quán)利要求1所述的調(diào)節(jié)CMOS器件閾值的方法，其特征在于，所述第一功函數(shù)層包含以下材料中的至少一種或多種的組合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。

5.根據(jù)權(quán)利要求1所述的調(diào)節(jié)CMOS器件閾值的方法，其特征在于，所述第二功函數(shù)層包含以下材料中的至少一種或多種的組合：TiN、TaN、TiNx、TaNx、TiNSi。

6.一種CMOS器件，其特征在于，包括：

襯底，所述襯底包括NMOS區(qū)域和PMOS區(qū)域，所述NMOS區(qū)域包含第一鰭片和第二鰭片，所述PMOS區(qū)域包含第三鰭片和第四鰭片；

第一阻擋層，所述第一鰭片和所述第二鰭片上具有不同厚度的所述第一阻擋層；

第一功函數(shù)層，所述第一功函數(shù)層位于所述NMOS區(qū)域的所述第一阻擋層上；

第二功函數(shù)層，所述第二功函數(shù)層位于所述PMOS區(qū)域的所述第一阻擋層上，其中，所述第三鰭片和所述第四鰭片上具有不同厚度的所述第二功函數(shù)層。

7.根據(jù)權(quán)利要求6所述的CMOS器件，其特征在于，所述第一阻擋層包含以下材料中的至少一種或多種的組合：TiN、TaN、TiNx、TaNx、TiNSi。

8.根據(jù)權(quán)利要求6所述的CMOS器件，其特征在于，所述第一功函數(shù)層包含以下材料中的至少一種或多種的組合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx；所述第二功函數(shù)層包含以下材料中的至少一種或多種的組合：TiN、TaN、TiNx、TaNx、TiNSi。