[發(fā)明專利]非易失性存儲器中的存儲

有效

• 申請?zhí)枺?/td>: 201710271670.0
• 申請日: 2017-04-24
• 公開（公告）號: CN108073528B
• 公開（公告）日: 2021-10-29
• 發(fā)明（設(shè)計(jì)）人: M·皮特斯;F·馬里內(nèi)特;J-L·莫達(dá)沃
• 申請（專利權(quán)）人: 意法半導(dǎo)體(魯塞)公司;質(zhì)子世界國際公司
• 主分類號: G06F12/14
• 分類號: G06F12/14
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;張昊

1.一種用于加擾非易失性存儲器(2)中按頁(P)組織的地址的方法，其中：

所述存儲器展現(xiàn)包括一個(gè)或多個(gè)字節(jié)的字寫入粒度(W)；

所述存儲器(2)包括塊擦除粒度(B)，所述塊擦除粒度包括每個(gè)具有若干字的一個(gè)或多個(gè)頁(P)；以及

當(dāng)符合以下條件時(shí)，將邏輯地址(L-ADD)轉(zhuǎn)換成物理地址：

當(dāng)符合所述頁的結(jié)構(gòu)時(shí)，加擾數(shù)據(jù)地址(32)；以及

當(dāng)符合所述字的結(jié)構(gòu)時(shí)，加擾代碼地址(31)，其中對所述數(shù)據(jù)地址的加擾不同于對所述代碼地址的加擾。

2.根據(jù)權(quán)利要求1所述的方法，其中，當(dāng)符合所述塊(B)的結(jié)構(gòu)時(shí)，進(jìn)一步加擾所述代碼地址和所述數(shù)據(jù)地址(35)。

3.根據(jù)權(quán)利要求1和2中任一項(xiàng)所述的方法，其中，地址加擾函數(shù)(31，32，35)涉及對表示密鑰的字的使用，所述密鑰針對所有所述函數(shù)是完全相同或不同的。

4.根據(jù)權(quán)利要求1所述的方法，其中，對所述地址的所述加擾修改表示所述地址的最高有效位(k-3；k-2)，而不修改表示所述字在所述頁內(nèi)的所述地址的所述位。

5.根據(jù)權(quán)利要求1所述的方法，其中，用于加擾所述數(shù)據(jù)地址的函數(shù)(32)修改表示所述地址的最低有效位(n)，而不修改表示所述頁地址的所述位(n)。

6.根據(jù)權(quán)利要求1所述的方法，其中，將所述塊匯編成塊組。

7.根據(jù)權(quán)利要求6所述的方法，其中，用于加擾所述代碼地址的函數(shù)(31)修改表示所述地址的最低有效位(k-r)，而不修改表示所述塊組的所述地址的所述位(r)的所述地址。

8.一種電子電路(1)，包括：

處理單元(11)；

至少一個(gè)非易失性存儲器(13)；以及

地址加擾電路(3)，所述地址加擾電路位于所述處理單元與所述非易失性存儲器之間，被設(shè)計(jì)成用于實(shí)施根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的方法。

9.一種加擾方法，包括：

通過以下操作將邏輯地址加擾到物理地址，該加擾使用了以頁面組織的并且具有一個(gè)或多個(gè)字節(jié)的字寫入粒度和一個(gè)或多個(gè)頁面的塊擦除粒度的非易失性存儲器的加擾電路：

基于所述非易失性存儲器的頁面結(jié)構(gòu)加擾邏輯數(shù)據(jù)地址；以及

基于所述非易失性存儲器的字結(jié)構(gòu)加擾邏輯代碼地址，其中對所述邏輯數(shù)據(jù)地址的加擾不同于對所述邏輯代碼地址的加擾；并且

根據(jù)所述物理地址執(zhí)行內(nèi)存操作。

10.根據(jù)權(quán)利要求9所述的方法，包括基于所述非易失性存儲器的塊結(jié)構(gòu)加擾所述邏輯地址。

11.根據(jù)權(quán)利要求9所述的方法，其中，所述加擾是基于與所述非易失性存儲器的所述字結(jié)構(gòu)、所述頁面結(jié)構(gòu)和所述塊結(jié)構(gòu)中的一個(gè)或多個(gè)相關(guān)聯(lián)的一個(gè)或多個(gè)密鑰。

12.根據(jù)權(quán)利要求9所述的方法，其中，所述加擾包括修改表示地址的一組最高有效位，而不修改表示頁面內(nèi)的字的位。

13.根據(jù)權(quán)利要求9所述的方法，其中加擾數(shù)據(jù)地址包括修改表示所述數(shù)據(jù)地址的一組最低有效位，而不修改表示所述數(shù)據(jù)地址的頁面的位。

14.根據(jù)權(quán)利要求9所述的方法，其中，所述塊被組織成塊組。

15.根據(jù)權(quán)利要求14所述的方法，其中，加擾代碼地址包括修改表示所述代碼地址的一組最低有效位，而不修改表示一組塊的地址的位。