[發明專利]一種電子耳蝸刺激器芯片防靜電測試方法

在審

• 申請號: 201710267793.7
• 申請日: 2017-04-21
• 公開（公告）號: CN107121605A
• 公開（公告）日: 2017-09-01
• 發明（設計）人: 陳燦鋒;孫曉安;黃穗
• 申請（專利權）人: 浙江諾爾康神經電子科技股份有限公司
• 主分類號: G01R31/00
• 分類號: G01R31/00;G01R31/28
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于醫療器械領域，特別涉及一種電子耳蝸刺激器芯片防靜電測試方法。

背景技術

在電子耳蝸系統中，植入體的刺激器是核心部件，它是一塊印制電路板(PCB)，上面已經焊接好了芯片和各種分立元器件，在對刺激器的運輸、組裝、與殼體整體焊接等生產過程中，它是直接或者間接暴露在空氣中的，因此不可避免會受到人體靜電放電的影響，而其中尤以對靜電放電最敏感的芯片管腳影響最大，這些芯片的管腳在刺激器上與電容一端焊在一起，而電容的另一端會最終與電極焊接。而在生產環節的電氣性能測試中經常發現電極的電學功能失效，說明做為電極的唯一電學通路--通過電容與電極相連的芯片管腳，在生產操作過程中被人體靜電打壞了，需要對刺激器系統下芯片管腳的防靜電能力做一定的測試，評估其是否經得起生產操作中的靜電打擊。目前芯片防靜電能力的測試是針對不加任何負載的單獨芯片的測試方法，這與生產中實際遇到的受靜電放電影響條件不同，生產過程中面臨的問題是刺激器整體受靜電放電影響導致置于其上的芯片管腳被破壞，此時芯片的狀態不是單獨存在的，而是帶有負載(電容)，在刺激器中芯片管腳耐靜電放電能力的強弱跟單獨芯片時是不一樣的，在刺激器上芯片管腳被破壞可能的途徑有兩種，一是處于刺激器上的芯片管腳直接與靜電接觸被破壞，二是刺激器電極與靜電直接接觸，通過電容耦合間接破壞了芯片管腳；兩種途徑對芯片管腳的破壞力并不一致，因此測試兩種途徑下各自耐靜電值，就能知道哪種途徑的破壞更容易，這有助于我們找到應對方案，盡量避免易受靜電影響的生產步驟，從而提高生產效率。

發明內容

有鑒于此，本發明的目的在于提供一種電子耳蝸刺激器芯片防靜電測試方法，能夠鎖定電子耳蝸生產過程中易受靜電破壞的環節，提高生產效率，保證電子耳蝸安全。

包括以下步驟：將芯片各輸入輸出管腳與電容相連，電容與芯片輸入輸出管腳相連一端稱引腳，電容的另一端稱電極口，芯片的電源腳和地腳通過一個電容相連；

對芯片的單輸入輸出管腳進行靜電放電測試；

對芯片的雙輸入輸出管腳進行靜電放電測試；

對芯片的電源腳和地腳進行靜電放電測試，

其中，對單輸入輸出管腳靜電放電測試包括以下步驟：

地腳接地，對一個引腳施加正的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

地腳接地，對一個引腳施加負的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

地腳接地，對一個電極口施加正的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

地腳接地，對一個電極口施加負的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

電源腳接地，對一個引腳施加正的靜電放電電壓對電源放電，地腳與其余電極口皆懸空；

電源腳接地，對一個引腳施加負的靜電放電電壓對電源放電，地腳與其余電極口皆懸空；

電源腳接地，對一個電極口施加正的靜電放電電壓對電源放電，地腳與其余電極口皆懸空；

電源腳接地，對一個電極口施加負的靜電放電電壓對電源放電，地腳與其余電極口皆懸空，

其中，在每一步對被測引腳或被測電極口對應的引腳進行電流電壓掃描，直到記錄到導致IV曲線偏離時的靜電放電電壓。

優選地，所述對芯片的雙輸入輸出管腳進行靜電放電測試，包括以下步驟：

對一個引腳施加正的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

對一個引腳施加負的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

對一個電極口施加正的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

對一個電極口施加負的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

對一個引腳施加正的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空；

對一個引腳施加負的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空；

對一個電極口施加正的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空；

對一個電極口施加負的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空，

其中，在每一步對被測引腳或被測電極口對應的引腳進行電流電壓掃描，直到記錄到導致IV曲線偏離時的靜電放電電壓。

優選地，所述對芯片的電源腳和地腳進行靜電放電測試，包括以下步驟：

電源腳施加正的靜電放電電壓，地腳接地，其余電極口皆懸空；

電源腳施加負的靜電放電電壓，地腳接地，其余電極口皆懸空，