[發明專利]IC的電壓降和電遷移的分析方法及計算機可讀存儲介質

在審

• 申請號: 201710259376.8
• 申請日: 2017-04-20
• 公開（公告）號: CN107403024A
• 公開（公告）日: 2017-11-28
• 發明（設計）人: 陳俊良
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙)44280
• 代理人: 何青瓦

技術領域

本發明涉及集成電路(Integrated Circuit，IC)設計，尤其涉及一種IC的電壓降和電遷移的分析方法及計算機可讀存儲介質。

背景技術

近年來，IC，如SLSI(Super Larger Scale Integrated Circuit，超大規模集成電路)，的開發過程普遍采用CAD(Computer Assisted Design，計算機輔助設計)。根據這種基于CAD的開發過程，使用所謂的HDL(Hardware Description Language，硬件描述語言)來定義抽像的電路數據，該抽像的電路數據對應待開發的IC的功能，并且該定義的電路用來形成要安裝在芯片上的具體電路結構。

在制造(或實現)IC芯片之前，首先考慮IC芯片的配置(placement)、平面規劃(floor plan)以及布局面積(layout area)，從而確定每個IC芯片的晶粒尺寸。一般地，晶粒尺寸將影響IC芯片的制造成本。因此本領域期望最小化IC芯片的布局面積。

發明內容

有鑒于此，本發明實施例提供了一種IC的電壓降和電遷移的分析方法及計算機可讀存儲介質，可以進一步縮小布局的尺寸并降低設計人力和成本。

本發明實施例提供了一種集成電路的電壓降和電遷移的分析方法，包括：得到該集成電路的布局，其中該布局被劃分為多個塊且每個塊對應特定的功能；根據該多個塊的功率相關信息，得到多個操作功率和多個工作溫度，其中該多個塊中的每個塊具有單獨的操作功率和單獨的工作溫度；以及根據該每個塊對應的操作功率和工作溫度，來驗證該每個塊。

其中，進一步包括：當驗證完該每個塊之后，檢查在該多個塊中是否存在電壓降違規或者電遷移違規。

其中，進一步包括：當在該多個塊中存在該電壓降違規或該電遷移違規時，調整該布局。

其中，調整該布局的步驟包括：對于該多個塊中的第一塊，增加該第一塊中的至少一條導線的寬度，其中該第一塊為存在該電壓降違規或該電遷移違規的塊。

其中，進一步包括：根據該第一塊對應的操作功率和工作溫度，再次驗證該第一塊。

其中，進一步包括：當在該多個塊中的每一個中均不存在該電壓降違規或者該電遷移違規時，根據該布局制造該集成電路。

其中，根據該多個塊的功率相關信息，得到多個操作功率和多個工作溫度的步驟包括：根據該多個塊中的每個塊的功率消耗，來確定該每個塊對應的操作功率和對應的工作溫度。

其中，在該多個塊中，不同塊的對應的操作功率和工作溫度不同。

其中，該多個塊中，不同塊的功能不同。

本發明實施例還提供了一種計算機可讀存儲介質，該計算機可讀存儲介質為非易失性的，且用于存儲可由計算機執行的并且能夠導致該計算機執行上述的分析方法的指令。

本發明實施例的有益效果是：

本發明實施例，由于根據每個塊對應的操作功率和工作溫度，來驗證每個塊，因此可以進一步縮小布局的尺寸并降低設計人力和成本。

附圖說明

通過閱讀接下來的詳細描述及參考附圖所做的示例可以更全面地理解本發明，其中：

圖1為IC的層次化(hierarchical)設計過程的流程示意圖；

圖2為根據本發明一些實施例的集成電路的電壓降和電遷移的分析方法的流程示意圖；

圖3為IC的布局的示意圖；

圖4為根據本發明實施例的計算機系統的示意圖。

具體實施方式

以下描述為實現本發明的較佳方式。該描述僅作為說明本發明的一般原理的目的，而不應視為限制。本發明的范圍可參考所附的權利要求來確定。本發明涉及集成電路的電壓降(IR Drop)和電遷移(Electro Migration，EM)的分析方法，例如IC中每個塊的IR降和EM的分析方法。