[發明專利]一種基于FinFET器件的一位全加器

在審

• 申請號: 201710253939.2
• 申請日: 2017-04-18
• 公開（公告）號: CN107222201A
• 公開（公告）日: 2017-09-29
• 發明（設計）人: 胡建平;朱昊天;柏文敬
• 申請（專利權）人: 寧波大學
• 主分類號: H03K19/20
• 分類號: H03K19/20;G06F7/501
• 代理公司: 寧波奧圣專利代理事務所(普通合伙)33226
• 代理人: 方小惠

1.一種基于FinFET器件的一位全加器，其特征在于于包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、第十FinFET管、第十一FinFET管、第十二FinFET管、第十三FinFET管、第十四FinFET管、第一反相器和第二反相器，所述的第一FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第七FinFET管、所述的第十FinFET管和所述的第十一FinFET管均為P型FinFET管，所述的第二FinFET管、所述的第五FinFET管、所述的第六FinFET管、所述的第八FinFET管、所述的第九FinFET管、所述的第十二FinFET管、所述的第十三FinFET管和所述的第十四FinFET管均為N型FinFET管，所述的第一FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第七FinFET管、所述的第十二FinFET管、所述的第十三FinFET管和所述的第十四FinFET管分別為高閾值FinFET管，所述的第二FinFET管、所述的第六FinFET管、所述的第八FinFET管、所述的第九FinFET管、所述的第十FinFET管和所述的第十一FinFET管分別為低閾值FinFET管，所述的第一反相器和所述的第二反相器和為電路結構相同的低閾值反相器；所述的第一FinFET管的源極、所述的第三FinFET管的源極、所述的第四FinFET管的源極、所述的第七FinFET管的源極和所述的第十FinFET管的源極均接入電源，所述的第一FinFET管的前柵、所述的第二FinFET管的前柵、所述的第三FinFET管的前柵、所述的第五FinFET管的前柵、所述的第十FinFET管的前柵、所述的第十三FinFET管的前柵和所述的第十四FinFET管的前柵連接且其連接端為所述的一位全加器的第一加數信號輸入端，接入第一加數信號，所述的第一FinFET管的背柵、所述的第二FinFET管的背柵、所述的第四FinFET管的背柵、所述的第五FinFET管的背柵、所述的第十FinFET管的背柵、所述的第十二FinFET管的前柵和所述的第十三FinFET管的背柵連接且其連接端為所述的一位全加器的第二加數信號輸入端，接入第二加數信號，所述的第一FinFET管的漏極、所述的第二FinFET管的漏極、所述的第三FinFET管的背柵、所述的第四FinFET管的前柵、所述的第六FinFET管的前柵和所述的第六FinFET管的背柵連接，所述的第二FinFET管的源極接地，所述的第三FinFET管的漏極、所述的第四FinFET管的漏極、所述的第五FinFET管的漏極、所述的第六FinFET管的漏極、所述的第七FinFET管的前柵、所述的第八FinFET管的前柵、所述的第八FinFET管的背柵、所述的第九FinFET管的源極和所述的第十一FinFET管的前柵連接，所述的第五FinFET管的源極和所述的第六FinFET管的源極均接地，所述的第七FinFET管的背柵、所述的第八FinFET管的漏極、所述的第九FinFET管的前柵、所述的第九FinFET管的背柵、所述的第十一FinFET管的背柵、所述的第十二FinFET管的背柵和所述的第十四FinFET管的背柵連接且其連接端為所述的一位全加器的低位進位信號輸入端，接入低位進位信號，所述的第七FinFET管的漏極、所述的第八FinFET管的源極、所述的第九FinFET管的漏極和所述的第一反相器的輸入端連接，所述的第一反相器的輸出端為所述的一位全加器的和輸出端，輸出和信號，所述的第十FinFET管的漏極和所述的第十一FinFET管的源極連接，所述的第十一FinFET管的漏極、所述的第十二FinFET管的漏極、所述的第十三FinFET管的漏極、所述的第十四FinFET管的漏極和所述的第二反相器的輸入端連接，所述的第二反相器的輸出端為所述的一位全加器的高位進位信號輸出端，輸出高位進位信號，所述的第十二FinFET管的源極、所述的第十三FinFET管的源極和所述的第十四FinFET管的源極均接地。