[發(fā)明專利]半導(dǎo)體存儲裝置有效
| 申請?zhí)枺?/td> | 201710248647.X | 申請日: | 2017-04-17 |
| 公開(公告)號: | CN107785051B | 公開(公告)日: | 2020-07-14 |
| 發(fā)明(設(shè)計(jì))人: | 妹尾真言;須藤直昭 | 申請(專利權(quán))人: | 華邦電子股份有限公司 |
| 主分類號: | G11C16/34 | 分類號: | G11C16/34;G11C16/14 |
| 代理公司: | 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205 | 代理人: | 馬雯雯;臧建明 |
| 地址: | 中國臺灣臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 存儲 裝置 | ||
本發(fā)明提供一種半導(dǎo)體存儲裝置,改善數(shù)據(jù)的高溫保持特性。本發(fā)明的閃速存儲器包括擦除存儲單元陣列的選擇存儲單元的擦除部件,擦除部件還包含:施加部件,在開始選擇存儲單元的擦除動作之前,對監(jiān)控用存儲單元施加監(jiān)控用擦除脈沖;校驗(yàn)部件,進(jìn)行施加有監(jiān)控用擦除脈沖的監(jiān)控用存儲單元的校驗(yàn);以及決定部件,基于校驗(yàn)部件的校驗(yàn)結(jié)果來決定ISPE條件。擦除部件依照所決定的ISPE條件來擦除存儲單元。
技術(shù)領(lǐng)域
本發(fā)明涉及一種非易失性的半導(dǎo)體存儲裝置,尤其涉及閃速存儲器(flashmemory)的編程(program)及擦除。
背景技術(shù)
閃速存儲器作為存儲元件(storage device)而被廣泛利用于數(shù)碼照相機(jī)(digital camera)、智能手機(jī)(smartphone)等電子設(shè)備中。在此類市場中,對于閃速存儲器要求小型化、大容量化,且要求高速化、低功耗化。進(jìn)而,對于閃速存儲器,還要求一定的數(shù)據(jù)可復(fù)寫數(shù)次或數(shù)據(jù)保持特性等。
典型的閃速存儲器中,在對數(shù)據(jù)進(jìn)行編程時(shí),使電子蓄積于浮動?xùn)艠O(floatinggate)中,使存儲單元(memory cell)的閾值電壓向正方向偏移(shift),在擦除數(shù)據(jù)時(shí),從浮動?xùn)艠O釋放電子,使存儲單元的閾值電壓向負(fù)方向偏移。此種編程及擦除必須以存儲單元的閾值進(jìn)入“0”、“1”的分布寬度內(nèi)的方式受到控制。而且,在存儲單元存儲多個(gè)位的情況下,必須進(jìn)一步以進(jìn)入“00”、“01”、“10”、“11”的分布寬度內(nèi)的方式進(jìn)行控制。
閃速存儲器中,已知的是,若推進(jìn)存儲單元的小型化,則耐久(endurance)特性或數(shù)據(jù)保持特性的劣化將變得顯著(專利文獻(xiàn)1、非專利文獻(xiàn)1)。圖1是表示編程/擦除的循環(huán)(cycle)特性的圖表,縱軸為存儲單元的閾值,橫軸為編程/擦除的循環(huán)數(shù)。其中ΔVSS為次臨界斜率降低(subthreshold slope(SS)degradation),ΔVMG為中間隙電壓偏移(midgapvoltage(VMG)shifts)。由該圖1亦可明確的是,在10-1000循環(huán)附近為止,編程/擦除的存儲單元的閾值Vt幾乎不會發(fā)生變化,但從超過數(shù)千次左右開始,閾值Vt逐漸向正方向偏移。推測其原因之一是:隨著編程/擦除的循環(huán)數(shù)的增加,電子被柵極氧化膜捕獲(trap),因電子的穿隧(tunneling),柵極氧化膜其自身發(fā)生劣化。專利文獻(xiàn)1中,將反映編程/擦除的循環(huán)特性的、編程時(shí)的脈沖(pulse)的電壓信息與擦除時(shí)的脈沖的電壓信息存儲于備用(spare)區(qū)域中,基于該信息來進(jìn)行編程及擦除,由此抑制對存儲單元的過剩的應(yīng)力(stress),或者實(shí)現(xiàn)擦除時(shí)間的縮短。
[現(xiàn)有技術(shù)文獻(xiàn)]
[專利文獻(xiàn)]
[專利文獻(xiàn)1]日本專利第5583185號公報(bào)
[非專利文獻(xiàn)1]NAND閃速存儲元件的新的編程/擦除循環(huán)劣化機(jī)制,阿爾伯特·費(fèi)路西等人,閃速核心技術(shù)實(shí)驗(yàn)室,三星電子有限公司,IEDM09-823,P34.2.1-2.4(The newprogram/Erase Cycling Degradation Mechanism of NAND Flash Memory Devices,Albert Fayrushin,et al.Flash Core Technology Lab,Samsung Electronics Co,Ltd,IEDM09-823,P34.2.1-2.4)
[發(fā)明所要解決的問題]
如上所述,伴隨編程/擦除的循環(huán)數(shù)增加,當(dāng)柵極絕緣膜等發(fā)生劣化,編程/擦除的存儲單元的閾值Vt朝正方向偏移時(shí),存儲單元在高溫下的數(shù)據(jù)保持特性(HighTemperature Data Retention,HTDR)發(fā)生惡化。因此,期望伴隨循環(huán)數(shù)的增加而使存儲單元的閾值盡可能不會上升。
發(fā)明內(nèi)容
本發(fā)明的目的在于解決此種問題,提供一種改善高溫下的數(shù)據(jù)保持特性的半導(dǎo)體存儲裝置。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于華邦電子股份有限公司,未經(jīng)華邦電子股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710248647.X/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





