[發明專利]一種超高密度隨機存儲器架構

在審

• 申請號: 201710247398.2
• 申請日: 2017-04-14
• 公開（公告）號: CN108735773A
• 公開（公告）日: 2018-11-02
• 發明（設計）人: 肖榮福;郭一民;陳峻
• 申請（專利權）人: 上海磁宇信息科技有限公司
• 主分類號: H01L27/22
• 分類號: H01L27/22;H01L29/78
• 代理公司: 上海容慧專利代理事務所(普通合伙) 31287
• 代理人: 于曉菁

本發明公開了一種超高密度隨機存儲器架構，包括：以垂直疊加的形式生成的第一半導體區域、第二半導體區域和第三半導體區域；在第三半導體區域正上方鄰接地形成有漏極，在第一半導體區域正下方鄰接地形成有源極，在第二半導體區域的兩側分別形成有一個柵極，其中柵極與第二半導體區域經由氧化物絕緣物隔開；其中，第一半導體區域和第三半導體區域具有第一摻雜類型，第二半導體區域具有第二摻雜類型。

技術領域

本發明涉及半導體技術領域，尤其涉及一種超高密度隨機存儲器架構。

背景技術

隨著大數據時代的來臨，數據存儲器的需求迎來了爆發式增長。在中國，高速發展的半導體產業對存儲器的對外依賴，已經嚴重影響國家高科技的發展。中國各級政府最近在存儲器領域數項千億級的投資，已經拉開了攻克存儲器偉大戰役的號角。

DRAM(Dynamic Random Access Memory)也稱動態隨機存取存儲器，是最為常見的系統內存，具有高速度(讀寫速度小于50ns)，大容量(大于1GB)的特性。DRAM 的內部結構可以說是電子芯片中最簡單的，是由許多重復的“單元(cell)”組成。而且，如圖1所示，每一個單元由一個電容C0和一個晶體管T0(一般是p溝道 MOSFET)構成(即，1T1C)，其中晶體管T0的柵極和漏極分別連字線WL0和位線 BL0；其中的電容可儲存1位(bit)數據量，充放電后電荷的多少(電勢高低)分別對應二進制數據0和1。由于電容會有漏電現象，因此過一段時間之后電荷會丟失，導致電勢不足而丟失數據，因此必須經常進行充電保持電勢，這個充電的動作叫做刷新，因此動態存儲器具有刷新特性，這個刷新的操作一直要持續到數據改變或者斷電。

除了DRAM以外，近年來出現了幾種新型的隨機存取存儲器，如下述表1所示：

參數/種類	DRAM	RRAM	PCRAM	pSTT‐MRAM
容量	8Gb	128Gb	1Gb	32Gb
讀取時間	30ns	40ns	50ns	1‐10ns
寫入時間/消除時間	15ns	50ns	50ns	1‐10ns
記憶力	0	>10年	>10年	>20年
元件尺寸(F2)	8	6	6	6