[發明專利]多位元三維一次編程存儲器

有效

• 申請號: 201710246048.4
• 申請日: 2017-04-14
• 公開（公告）號: CN107301878B
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 張國飆
• 申請（專利權）人: 成都海存艾匹科技有限公司
• 主分類號: G11C17/16
• 分類號: G11C17/16;G11C17/18
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提出一種多位元三維一次編程存儲器（多位元3D?OTP），它含有多個疊置在襯底電路上并與之耦合的OTP存儲層。每個存儲層含有多個OTP存儲元，每個存儲元存儲多位（1位）信息。每個存儲元含有一反熔絲膜，該反熔絲膜未編程時具有高電阻，編程后不可逆轉地轉變為低電阻。通過改變編程電流，已編程反熔絲膜具有不同電阻。

技術領域

本發明涉及集成電路存儲器領域，更確切地說，涉及一次編程存儲器（OTP）。

背景技術

三維一次編程存儲器（3D-OTP）是一種單體（monolithic）半導體存儲器，它含有多個垂直堆疊的OTP存儲元。3D-OTP存儲元分布在三維空間中，而傳統平面型OTP的存儲元分布在二維平面上。相對于傳統OTP，3D-OTP具有存儲密度大，存儲成本低等優點。此外，與閃存相比，3D-OTP數據壽命長（100年），適合長久存儲用戶數據。

中國專利《三維只讀存儲器及其制造方法》（專利號：ZL98119572.5）提出了多種3D-OTP。圖1描述了一種典型3D-OTP 00。它含有一個半導體襯底0和兩個堆疊在襯底0上方的OTP存儲層100、200。其中，存儲層200疊置在存儲層100上。半導體襯底0中的晶體管及其互連線構成一襯底電路（包括3D-OTP的周邊電路）。每個存儲層（如100）含有多條地址線（包括字線20a、20b…和位線30a、30b…）和多個OTP存儲元（如1aa-1bb…）。每個存儲層（如100）還含有多個OTP陣列。每個OTP陣列是在一個存儲層（如100）中所有共享了至少一條地址線的存儲元之集合。接觸通道孔（如20av、30av）將地址線（如20a、30a）和襯底0耦合。

在現有技術中，每個OTP存儲元存儲一位信息，即每個存儲元具有兩種狀態?1’和?0’：處于狀態?1’的存儲元（?1’存儲元）能導通電流，而處于狀態?0’的存儲元（?0’存儲元）則不能。由于每個存儲元只能存儲一位信息，3D-OTP的存儲容量有限。

發明內容

本發明的主要目的是提供一種容量更大的3D-OTP。

本發明的另一目的是提供一種更廉價的3D-OTP。

本發明的另一目的是在存儲元漏電流較大的情況下保證3D-OTP正常工作。

本發明的另一目的是在外界干擾較大時保證3D-OTP正常工作。

為了實現這些以及別的目的，本發明提出一種多位元三維一次編程存儲器（多位元3D-OTP）。它含有多個堆疊在襯底上方并與該襯底耦合的OTP存儲元。每個存儲元含有一反熔絲膜，反熔絲膜的電阻在編程時從高阻態不可逆轉地轉變為低阻態。通過改變編程電流，已編程反熔絲膜具有不同電阻。OTP存儲元具有N（N2）種狀態：0，1，… N-1。按其電阻從大到小排列為R₀、R₁... R_N-1，其中，R₀為狀態’0’的電阻，R₁為狀態’1’的電阻，…R_N-1為狀態’N-1’的電阻。由于N2，每個OTP存儲元存儲多位（1位）信息。

為了避免由于存儲元漏電流較大而使讀過程出錯，本發明提出一種“全讀”模式。在全讀模式下，一個讀周期內將讀出被選中字線上所有存儲元的狀態。讀周期分兩個階段：預充電階段和讀階段。在預充電階段，一個OTP存儲陣列中的所有地址線（包括所有字線和所有位線）均被預充電到讀出放大器的偏置電壓。在讀階段，所有位線懸浮；未選中字線上的電壓不變，被選中字線上的電壓上升到讀電壓V_R，并通過存儲元向相應的位線充電。通過測量這些位線上的電壓變化，可以推算出各個存儲元的狀態。