[發(fā)明專利]模擬多端口方法及模擬多端口記憶體

有效

• 申請?zhí)枺?/td>: 201710241316.3
• 申請日: 2017-04-13
• 公開（公告）號: CN107123438B
• 公開（公告）日: 2020-05-08
• 發(fā)明（設(shè)計(jì)）人: 林興武
• 申請（專利權(quán)）人: 建榮半導(dǎo)體（深圳）有限公司
• 主分類號: G11C8/08
• 分類號: G11C8/08;G11C8/10;G11C8/16
• 代理公司: 深圳市六加知識產(chǎn)權(quán)代理有限公司 44372
• 代理人: 宋建平

1.一種模擬多端口記憶體，包括：數(shù)據(jù)輸入輸出端口、記憶體控制器、讀寫模塊以及行解碼模塊，其特征在于，還包括：

第1存儲區(qū)塊至第N存儲區(qū)塊，所述存儲區(qū)塊為P列Q行的存儲單元陣列；每個存儲區(qū)塊中同一行的存儲單元的選擇線連接到同一個地址線上，每個存儲區(qū)塊有Q個地址線，N、P和Q為均正整數(shù)；

所述行解碼模塊包括行解碼器1至行解碼器Q的Q個行解碼器；所述行解碼模塊與第n存儲區(qū)塊的對應(yīng)的地址線連接；所述行解碼模塊在所述記憶體控制器的配置下，令對應(yīng)行解碼器輸出導(dǎo)通信號導(dǎo)通所述第n存儲區(qū)塊的地址線；n為1至N之間的正整數(shù)；

導(dǎo)通信號引導(dǎo)系統(tǒng)，所述導(dǎo)通信號引導(dǎo)系統(tǒng)用于將所述導(dǎo)通信號引導(dǎo)至除第n存儲區(qū)塊外，其余各個存儲區(qū)塊對應(yīng)的地址線；

交換網(wǎng)，所述交換網(wǎng)通過所述讀寫模塊與N個存儲區(qū)塊連接，根據(jù)預(yù)定的交換規(guī)則匹配所述存儲區(qū)塊及數(shù)據(jù)輸入輸出端口。

2.根據(jù)權(quán)利要求1所述的模擬多端口記憶體，其特征在于，設(shè)所述模擬多端口記憶體具有0至K的K個地址，每個存儲單元具有唯一的地址；

第n存儲區(qū)塊的第q行的第一個存儲單元的地址為：(q-1)×N+(n-1)；n為1至N之間的正整數(shù)，q為1至Q之間的正整數(shù)；第N存儲區(qū)塊的最后一個存儲單元的地址為K。

3.根據(jù)權(quán)利要求1所述的模擬多端口記憶體，其特征在于，所述導(dǎo)通信號引導(dǎo)系統(tǒng)包括：與第1存儲區(qū)塊至第N-1存儲區(qū)塊對應(yīng)設(shè)置的N-1個地址線選擇模塊；

所述地址線選擇模塊包括選擇器1至選擇器Q的Q個選擇器，所述選擇器為二選一選擇器；

選擇器q的輸出端與對應(yīng)的存儲區(qū)塊的地址線q連接；選擇器q的兩個輸入端分別與行解碼器q和行解碼器q+1耦合；q為1至Q之間的正整數(shù)；

其中，選擇器1的輸入端分別與行解碼器Q和行解碼器1耦合。

4.根據(jù)權(quán)利要求1所述的模擬多端口記憶體，其特征在于，所述導(dǎo)通信號引導(dǎo)系統(tǒng)包括：與第1存儲區(qū)塊至第N-1存儲區(qū)塊對應(yīng)設(shè)置的N-1個地址線選擇模塊；

所述地址線選擇模塊包括選擇器1至選擇器Q的Q個選擇器，所述選擇器為二選一選擇器；

選擇器q的輸出端與對應(yīng)的存儲區(qū)塊的地址線q連接；選擇器q的兩個輸入端分別與行解碼器q和行解碼器q+1耦合；q為1至Q之間的正整數(shù)；

其中，所述行解碼模塊還包括一個額外的行解碼器Q，所述額外的行解碼器Q設(shè)置在所述行解碼器1旁，所述選擇器1的輸入端分別與所述額外的行解碼器Q和行解碼器1耦合。

5.根據(jù)權(quán)利要求1所述的模擬多端口記憶體，其特征在于，所述數(shù)據(jù)輸入輸出端口至少包括：

地址信號輸入端口、N個寫入數(shù)據(jù)端口、N個讀取數(shù)據(jù)端口以及N個讀寫操作端口；N為所述寫入數(shù)據(jù)端口、所述讀取數(shù)據(jù)端口以及所述讀寫操作端口的數(shù)量。

6.根據(jù)權(quán)利要求5所述的模擬多端口記憶體，其特征在于，所述交換網(wǎng)包括若干個與所述存儲區(qū)塊對應(yīng)設(shè)置的交換網(wǎng)1至交換網(wǎng)N；

所述交換網(wǎng)根據(jù)預(yù)定的交換規(guī)則，選擇對應(yīng)存儲區(qū)塊與所述寫入數(shù)據(jù)端口以及讀取數(shù)據(jù)端口匹配。

7.一種模擬多端口的方法，應(yīng)用于如權(quán)利要求1所述的模擬多端口的記憶體，其特征在于，包括：

接收一個數(shù)據(jù)讀寫指令，所述數(shù)據(jù)讀寫指令包括：地址信號以及讀寫操作信號；

根據(jù)所述地址信號在對應(yīng)的行解碼器輸出導(dǎo)通信號；

根據(jù)所述地址信號，令所述導(dǎo)通信號輸入至各個存儲區(qū)塊對應(yīng)的地址線，導(dǎo)通對應(yīng)行的存儲單元；

根據(jù)所述讀寫操作信號，控制所述存儲單元執(zhí)行對應(yīng)操作；

通過所述地址信號，確定所述N個存儲區(qū)塊與數(shù)據(jù)輸入輸出端口的匹配關(guān)系。

8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述方法還包括：

將數(shù)據(jù)依據(jù)地址依次寫入所述N個存儲區(qū)塊的第1行；所述地址包括0至K的K個地址；

在所有存儲區(qū)塊的第1行寫入完畢后，重新將數(shù)據(jù)依次寫入所述N個存儲區(qū)塊的第2行；

重復(fù)上述數(shù)據(jù)寫入操作直至第N存儲區(qū)塊的最后一個地址K被寫入。