[發(fā)明專利]一種半導體器件及其制造方法和電子裝置

有效

• 申請?zhí)枺?/td>: 201710240139.7
• 申請日: 2017-04-13
• 公開（公告）號: CN108735670B
• 公開（公告）日: 2021-06-04
• 發(fā)明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種半導體器件的制造方法，其特征在于，所述方法包括：

提供半導體襯底，所述半導體襯底包括核心區(qū)和輸入輸出區(qū)，在所述核心區(qū)的所述半導體襯底上設置有第一鰭片，在所述輸入輸出區(qū)的所述半導體襯底上設置有第二鰭片；

在所述第一鰭片和所述第二鰭片露出的表面上形成第一厚度的柵極介電層；

形成橫跨所述第一鰭片和所述第二鰭片的偽柵極材料層；

形成圖案化的掩膜層，以覆蓋所述輸入輸出區(qū)內的所述偽柵極材料層；

以所述圖案化的掩膜層為掩膜，蝕刻去除所述核心區(qū)內的所述偽柵極材料層，保留所述偽柵極材料層位于所述輸入輸出區(qū)內的部分；

去除所述圖案化的掩膜層；

去除所述輸入輸出區(qū)內的所述偽柵極材料層，以形成柵極溝槽，所述柵極溝槽露出所述第一鰭片以及部分所述第二鰭片；

去除所述核心區(qū)內剩余的所述柵極介電層；

在所述核心區(qū)露出的所述第一鰭片的表面形成界面層；其中，在形成所述柵極介電層之后形成所述偽柵極材料層之前，還包括以下步驟：在所述輸入輸出區(qū)內的所述柵極介電層以及所述半導體襯底上形成阻擋層。

2.如權利要求1所述的制造方法，其特征在于，在形成所述偽柵極材料之前，形成所述柵極介電層之后，還包括以下步驟：

形成所述阻擋層，以覆蓋所述半導體襯底以及所述柵極介電層；

在去除所述核心區(qū)內的所述偽柵極材料層之后，去除所述掩膜層之前，去除所述核心區(qū)內的所述阻擋層，并減薄所述核心區(qū)內的所述柵極介電層的厚度至第二厚度。

3.如權利要求1所述的制造方法，其特征在于，在形成所述柵極介電層之前，還包括以下步驟：

在所述半導體襯底的表面上形成隔離結構，所述隔離結構的頂面低于所述第一鰭片以及所述第二鰭片的頂面。

4.如權利要求3所述的制造方法，其特征在于，在形成所述隔離結構之前，還包括在所述半導體襯底的表面上以及所述第一鰭片和所述第二鰭片的表面上形成襯墊層的步驟。

5.如權利要求1所述的制造方法，其特征在于，形成所述偽柵極材料層的方法包括以下步驟：

沉積形成所述偽柵極材料層，以覆蓋所述半導體襯底、所述第一鰭片和所述第二鰭片；

在所述偽柵極材料層上形成硬掩膜層；

圖案化所述硬掩膜層，并以圖案化的所述硬掩膜層為掩膜蝕刻所述偽柵極材料層，以形成橫跨所述第一鰭片和所述第二鰭片的所述偽柵極材料層；

去除所述硬掩膜層；

在所述偽柵極材料層外側的所述半導體襯底上形成層間介電層，所述層間介電層與所述偽柵極材料層的頂面齊平。

6.如權利要求2所述的制造方法，其特征在于，在去除所述圖案化的掩膜層之后，去除所述輸入輸出區(qū)內的偽柵極材料層之前，還包括以下步驟：

減薄所述核心區(qū)內的所述柵極介電層的厚度至第三厚度。

7.如權利要求1所述的制造方法，其特征在于，所述界面層的厚度小于所述第一厚度。

8.如權利要求6所述的制造方法，其特征在于，所述第一厚度的范圍為20埃～40埃；所述第二厚度的范圍為10埃～20埃；所述第三厚度的范圍為5埃～15埃。

9.如權利要求1所述的制造方法，其特征在于，使用原位水蒸氣氧化方法形成所述柵極介電層，和/或，使用化學氧化的方法形成所述界面層。

10.如權利要求2所述的制造方法，其特征在于，使用去耦合等離子摻氮技術對所述柵極介電層的表面進行處理，并在氮化后進行退火處理，以形成所述阻擋層。

11.如權利要求6所述的制造方法，其特征在于，使用濕法刻蝕減薄所述核心區(qū)內的所述柵極介電層的厚度至第三厚度，其中，所述濕法刻蝕的刻蝕劑包括NH₄OH。