[發(fā)明專利]存儲(chǔ)器以及執(zhí)行經(jīng)錯(cuò)誤訂正編碼處理的存儲(chǔ)器的讀取方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710238903.7
• 申請(qǐng)日: 2017-04-13
• 公開（公告）號(hào): CN107305788B
• 公開（公告）日: 2020-07-03
• 發(fā)明（設(shè)計(jì)）人: 黃科穎
• 申請(qǐng)（專利權(quán)）人: 華邦電子股份有限公司
• 主分類號(hào): G11C16/34
• 分類號(hào): G11C16/34;G11C16/26
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 王濤;賈磊

本發(fā)明提供一種存儲(chǔ)器以及執(zhí)行經(jīng)錯(cuò)誤訂正編碼處理的存儲(chǔ)器的讀取方法，該存儲(chǔ)器藉由分配一預(yù)定數(shù)目的時(shí)脈信號(hào)給感測(cè)操作以及錯(cuò)誤訂正編碼操作的組合而非給個(gè)別的上述操作，并且在高電壓值時(shí)操作于較高頻率上并且在低電壓值時(shí)操作于較低頻率上，則感測(cè)操作以及接續(xù)的錯(cuò)誤訂正編碼操作在一電壓范圍內(nèi)執(zhí)行時(shí)不會(huì)發(fā)生時(shí)間的浪費(fèi)。本發(fā)明能夠降低存儲(chǔ)器的電力消耗。

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種數(shù)字存儲(chǔ)器裝置，特別是關(guān)于一種控制已啟用錯(cuò)誤訂正編碼的快閃存儲(chǔ)器的讀取時(shí)間的裝置與方法。

背景技術(shù)

存儲(chǔ)器裝置可具有各種不同的存儲(chǔ)器陣列類型，例如可包含或非型(NOR type)以及與非型(NAND type)的存儲(chǔ)器陣列。由于成本上的巨大優(yōu)勢(shì)，NAND型快閃存儲(chǔ)器變逐漸普及。再者，現(xiàn)今的NAND型快閃存儲(chǔ)器可具有各式各樣不同的接口，范圍從傳統(tǒng)的NAND接口到低針腳數(shù)(Low Pin Count,LPC)的序列周邊接口(Serial Peripheral Interface,SPI)。然而，NAND型快閃存儲(chǔ)器容易對(duì)于壞區(qū)情況(bad block condition)以及偶發(fā)的讀取錯(cuò)誤敏感，所以壞區(qū)管理以及錯(cuò)誤訂正編碼(error correction code,ECC)處理便常用在這類的存儲(chǔ)器。錯(cuò)誤訂正編碼處理可以用在NOR類型的存儲(chǔ)器陣列，但比較不常見。

錯(cuò)誤訂正編碼處理可以是在該存儲(chǔ)器裝置的內(nèi)部或外部進(jìn)行。在許多實(shí)施例中，一個(gè)內(nèi)部錯(cuò)誤訂正編碼計(jì)算會(huì)在頁(yè)面編程的期間完成，并且產(chǎn)生的錯(cuò)誤訂正編碼信息會(huì)存儲(chǔ)在每個(gè)頁(yè)面中被稱為備用區(qū)域的區(qū)域。在數(shù)據(jù)讀取操作中，內(nèi)部錯(cuò)誤訂正編碼引擎會(huì)根據(jù)先前存儲(chǔ)的錯(cuò)誤訂正編碼信息來驗(yàn)證這些數(shù)據(jù)，并且在有限的范圍內(nèi)做出所指示的訂正。

發(fā)明內(nèi)容

本發(fā)明提供一種存儲(chǔ)器以及執(zhí)行經(jīng)錯(cuò)誤訂正編碼處理的存儲(chǔ)器的讀取方法，期望在一寬廣的供應(yīng)電壓(Vcc)范圍內(nèi)采用錯(cuò)誤訂正編碼于各式各樣的快閃存儲(chǔ)器中，藉以改善存儲(chǔ)器在快速讀取時(shí)的穩(wěn)定性。

本發(fā)明中的一個(gè)實(shí)施例是一半導(dǎo)體存儲(chǔ)器，其包含快閃存儲(chǔ)器陣列、多個(gè)感測(cè)放大器、多個(gè)快速存儲(chǔ)器元件、錯(cuò)誤訂正編碼電路、至少一第一虛設(shè)快閃存儲(chǔ)器單元、至少一第一虛設(shè)感測(cè)放大器、驅(qū)動(dòng)器以及存儲(chǔ)器控制器。該等感測(cè)放大器是耦接于該快閃存儲(chǔ)器陣列，且該等快速存儲(chǔ)器元件是耦接于該等感測(cè)放大器。錯(cuò)誤訂正編碼電路是耦接于該等快速存儲(chǔ)器元件。第一虛設(shè)快閃存儲(chǔ)器單元是關(guān)聯(lián)于快閃存儲(chǔ)器陣列，且第一虛設(shè)感測(cè)放大器耦接于第一虛設(shè)快閃存儲(chǔ)器單元。驅(qū)動(dòng)器具有耦接于第一虛設(shè)感測(cè)放大器的第一輸入端以及耦接于該等快速存儲(chǔ)器元件的輸出端，以提供數(shù)據(jù)閂鎖信號(hào)至該等快速存儲(chǔ)器元件。存儲(chǔ)器控制器是耦接于快閃存儲(chǔ)器陣列，該等感測(cè)放大器、第一虛設(shè)感測(cè)放大器以及錯(cuò)誤訂正編碼電路，并且存儲(chǔ)器控制器包含多個(gè)邏輯元件以及存儲(chǔ)器元件，用以執(zhí)行以下的功能：在一額定電壓以及一第一頻率條件下，于一預(yù)定時(shí)脈(clock pulse)總數(shù)目的期間執(zhí)行一感測(cè)操作以及接續(xù)的一錯(cuò)誤訂正編碼操作，且分配給該感測(cè)操作以及分配給該錯(cuò)誤訂正編碼操作的兩時(shí)脈數(shù)目之間具有一第一比例關(guān)系；在高于該額定電壓的一高電壓以及大于該第一頻率的一第二頻率條件下，于該預(yù)定時(shí)脈總數(shù)目的期間執(zhí)行該感測(cè)操作以及接續(xù)的該錯(cuò)誤訂正編碼操作，并且分配給該感測(cè)操作以及分配給該錯(cuò)誤訂正編碼操作的兩時(shí)脈數(shù)目之間具有一第二比例關(guān)系，該第二比例關(guān)系小于該第一比例關(guān)系；以及在低于該額定電壓的一低電壓以及小于該第一頻率的一第三頻率的條件下，于該預(yù)定時(shí)脈總數(shù)目的期間執(zhí)行該感測(cè)操作以及接續(xù)的該錯(cuò)誤訂正編碼操作，并且分配給該感測(cè)操作以及分配給該錯(cuò)誤訂正編碼操作的兩時(shí)脈數(shù)目之間具有一第三比例關(guān)系，且該第三比例關(guān)系大于該第一比例關(guān)系。