[發(fā)明專利]芯片卡和用于制造芯片卡的方法

在審

• 申請?zhí)枺?/td>: 201710236800.7
• 申請日: 2017-04-12
• 公開（公告）號: CN107423802A
• 公開（公告）日: 2017-12-01
• 發(fā)明（設(shè)計）人: 弗蘭克·皮施納;延斯·波爾
• 申請（專利權(quán)）人: 英飛凌科技股份有限公司
• 主分類號: G06K19/077
• 分類號: G06K19/077
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司11227
• 代理人: 丁永凡,張春水

1.一種芯片卡，所述芯片卡具有：

·芯片卡體部，所述芯片卡體部具有用于容納芯片載體的第一凹部和處于所述第一凹部中的、用于容納芯片的第二凹部，所述芯片設(shè)置在所述芯片載體上；和

·增益天線結(jié)構(gòu)，所述增益天線結(jié)構(gòu)具有用于與所述芯片進(jìn)行電感耦合的芯片耦合區(qū)域，其中所述芯片耦合區(qū)域具有多個耦合繞組，其中所述芯片耦合區(qū)域嵌入所述芯片卡體部中，

·其中所述第二凹部的底部與所述耦合繞組的面向所述第二凹部的最高區(qū)域相比更淺地設(shè)置在所述芯片卡體部中。

2.根據(jù)權(quán)利要求1所述的芯片卡，所述芯片卡還具有：

所述芯片載體與設(shè)置在所述芯片載體上的芯片；

其中所述芯片載體容納在所述第一凹部中；和

其中所述芯片容納在所述第二凹部中。

3.根據(jù)權(quán)利要求1或2所述的芯片卡，

其中所述第二凹部的底部以距所述芯片卡體部的表面最大450μm的深度設(shè)置在所述芯片卡體部中，所述第一凹部從所述表面起設(shè)置在所述芯片卡體部中。

4.根據(jù)權(quán)利要求1至3中任一項所述的芯片卡，

·其中所述增益天線結(jié)構(gòu)施加在載體薄膜上；

·其中所述耦合繞組的所述最高區(qū)域是所述增益天線結(jié)構(gòu)的所述芯片耦合區(qū)域的最高點。

5.根據(jù)權(quán)利要求1至4中任一項所述的芯片卡，

其中所述第二凹部的底部和所述耦合繞組的面向所述第二凹部的所述最高區(qū)域之間的間距為至少50μm。

6.根據(jù)權(quán)利要求1至5中任一項所述的芯片卡，

其中多個所述耦合繞組中的至少五個耦合繞組橫向地與所述第一凹部疊加。

7.一種芯片卡，所述芯片卡具有：

·芯片卡體部，所述芯片卡體部具有用于容納芯片載體的第一凹部和處于所述第一凹部中的、用于容納芯片的第二凹部，所述芯片設(shè)置在所述芯片載體上，其中所述第一凹部橫向地對芯片載體區(qū)域限界；和

·增益天線結(jié)構(gòu)，所述增益天線結(jié)構(gòu)具有用于與所述芯片進(jìn)行電感耦合的芯片耦合區(qū)域，其中所述芯片耦合區(qū)域具有多個耦合繞組，其中所述芯片耦合區(qū)域嵌入所述芯片卡體部中，其中多個所述耦合繞組中的至少五個耦合繞組橫向地設(shè)置在所述芯片載體區(qū)域之內(nèi)。

8.根據(jù)上述權(quán)利要求中任一項所述的芯片卡，

其中所述芯片具有80μm或更小的厚度。

9.根據(jù)上述權(quán)利要求中任一項所述的芯片卡，

其中所述芯片耦合區(qū)域的至少一部分設(shè)置在所述第二凹部的底部和所述芯片卡體部的第二側(cè)之間，所述第二側(cè)與所述芯片卡體部的第一側(cè)相對置，所述第一側(cè)具有所述第一凹部和所述第二凹部。

10.一種用于制造芯片卡的方法，所述方法具有：

·將增益天線結(jié)構(gòu)嵌入到芯片卡體部中，所述增益天線結(jié)構(gòu)具有用于與芯片進(jìn)行電感耦合的芯片耦合區(qū)域，其中所述芯片耦合區(qū)域具有多個耦合繞組；

·將用于容納芯片載體的第一凹部設(shè)置在所述芯片卡體部中；和

·將用于容納芯片的第二凹部設(shè)置在所述第一凹部中，所述芯片設(shè)置在所述芯片載體上；

·其中所述第二凹部的底部與所述耦合繞組的面向所述第二凹部的最高區(qū)域相比更淺地設(shè)置在所述芯片卡體部中。

11.一種用于制造芯片卡的方法，所述方法具有：

·將增益天線結(jié)構(gòu)嵌入到芯片卡體部中，所述增益天線結(jié)構(gòu)具有用于與芯片進(jìn)行電感耦合的芯片耦合區(qū)域，其中所述芯片耦合區(qū)域具有多個耦合繞組；

·將用于容納芯片載體的第一凹部設(shè)置在所述芯片卡體部中，其中所述第一凹部橫向地對芯片載體區(qū)域限界；和

·將用于容納芯片的第二凹部設(shè)置在所述第一凹部中，所述芯片設(shè)置在所述芯片載體上；

·其中多個所述耦合繞組中的至少五個耦合繞組橫向地設(shè)置在所述芯片載體區(qū)域之內(nèi)。