[發明專利]一種基于FPGA的GPS數據接收緩存系統

在審

• 申請號: 201710236167.1
• 申請日: 2017-04-12
• 公開（公告）號: CN107045481A
• 公開（公告）日: 2017-08-15
• 發明（設計）人: 魏東興;李金蘭;高連鵬
• 申請（專利權）人: 大連理工大學
• 主分類號: G06F12/0893
• 分類號: G06F12/0893;G06F13/24;G06F13/42
• 代理公司: 大連東方專利代理有限責任公司21212
• 代理人: 李洪福

技術領域

本發明涉及GPS技術領域，特別是一種GPS數據接收緩存系統。

背景技術

目前，民用的GPS接收器的應用相對成熟，廠商封裝好的GPS接收器能經過簡單的電路搭建實現GPS數據以NMEA-0183協議格式輸出。GPS接收器產生的串行數據格式，可以通過微控制器MCU的串行通信接口(UART)直接讀取。

中國專利CN200680028723.6公開了《一種軟件GPS處理裝置》，包括用于接收GPS信號樣本流的FIFO緩存器、存儲器、用于從FIFO緩存器向存儲器傳送GPS信號樣本的DMA控制器、運行GPS信號處理軟件的MCU。該裝置將接收到的GPS數據進行模擬/數字轉換，由獨立的FIFO器件緩存并送達存儲器進行存儲，由獨立的計數器對數據進行計數，實現數據環形存儲的目的，MCU能夠得知存儲的數據量，并能從存儲器中讀取數據，按照一定算法將GPS數據計算出來。

中國專利CN 103744812A公開了一種《GPS模塊控制系統和方法》，該系統包括上位機、通信模塊和GPS模塊，上位機通過串行接口連接到通信模塊，通信模塊通過串行外設接口連接到所述GPS模塊。通信模塊用于接收上位機的定位數據收集命令，響應定位數據收集命令并通過串行外設接口從GPS模塊讀取定位數據，并且將定位數據上報給上位機。

傳統上，對于GPS數據的讀取，基本是通過MCU的串行通信接口(UART)采用中斷方式接收數據，然后將數據進行存儲，然后處理，這種方法存在兩種弊端：

1、MCU通過中斷方式讀取GPS數據過程中，慢速的數據接收過程需要MCU程序持續干預，占用大量的MCU工作時間，難以達到實時性要求；

2、由GPS模塊返回的NMEA-0183協議數據幀包含GGA、GLL、GSA、GSV、RMC和VTG六種格式的數據，最大數據量約為500字節，接收過程中，GPS數據每刷新一次，MCU需將以上數據全部進行存儲，這將占用MCU很大的內存。

發明內容

為解決現有技術存在的上述問題，本發明要設計一種基于FPGA的GPS數據接收緩存系統，該系統能夠高實時性的采集GPS數據，并通過FPGA的緩存有效降低MCU內存資源的消耗。

為了實現上述目的，本發明的技術方案如下：

一種基于FPGA的GPS數據緩存系統，包括GPS模塊電路、FPGA芯片、FLASH芯片、MCU芯片、MCU讀邏輯控制接口、電源模塊、MCU時鐘復位電路和FPGA時鐘復位電路；所述的MCU芯片分別與MCU讀邏輯控制接口、電源模塊和MCU時鐘復位電路連接；所述的FPGA芯片與MCU讀邏輯控制接口、電源模塊、FPGA時鐘復位電路、GPS模塊電路和FLASH芯片連接；

所述GPS模塊電路包括集成GPS模塊和天線電路：所述GPS模塊獨立工作，并通過串行數據I/O口輸出標準NMEA-0183協議數據，波特率為9600bps；所述天線電路采用有源天線電路，L型電路濾波，有效的濾除干擾；

所述FPGA芯片采用Xilinx公司的Spartan-3E系列下的XC3S250E芯片，內部設計1個UART模塊，用于實現對NMEA-0183協議數據接收和緩存；

所述MCU芯片采用Cortex-M3架構的STM32F103RCT6芯片，通過該芯片通用I/O口與FPGA芯片進行連接，作為讀使能信號線、時鐘信號線、數據總線進行數據傳輸；

所述MCU讀邏輯控制接口包括1根讀使能信號線、1根時鐘信號線和8根數據總線。

進一步地，所述FLASH芯片采用M25P80芯片；所述M25P80芯片是意法半導體的高速8Mbit串行FLASH，用于存儲FPGA程序；

進一步地，所述電源模塊包括3片SPX5205電壓轉換芯片及其工作配置電路，將+5.0V電壓轉換為+3.3V電壓、為MCU芯片和FPGA芯片提供工作電源，轉換為+1.2V和+2.5V為FPGA芯片工作提供電源。

進一步地，所述MCU時鐘復位電路與FPGA時鐘復位電路結構相同，包括8MHz晶振電路和20MHz晶振電路：所述8MHz晶振電路為STM32芯片提供外部輸入時鐘源，所述20MHz晶振電路為FPGA芯片提供外部輸入時鐘源。

與現有技術相比，本發明具有以下有益效果：