[發(fā)明專利]一種基于FPGA的GPS數(shù)據(jù)接收緩存系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201710236167.1
• 申請日: 2017-04-12
• 公開（公告）號: CN107045481A
• 公開（公告）日: 2017-08-15
• 發(fā)明（設(shè)計）人: 魏東興;李金蘭;高連鵬
• 申請（專利權(quán)）人: 大連理工大學(xué)
• 主分類號: G06F12/0893
• 分類號: G06F12/0893;G06F13/24;G06F13/42
• 代理公司: 大連東方專利代理有限責(zé)任公司21212
• 代理人: 李洪福

1.一種基于FPGA的GPS數(shù)據(jù)緩存系統(tǒng)，其特征在于：包括GPS模塊電路、FPGA芯片、FLASH芯片、MCU芯片、MCU讀邏輯控制接口、電源模塊、MCU時鐘復(fù)位電路和FPGA時鐘復(fù)位電路；所述的MCU芯片分別與MCU讀邏輯控制接口、電源模塊和MCU時鐘復(fù)位電路連接；所述的FPGA芯片與MCU讀邏輯控制接口、電源模塊、FPGA時鐘復(fù)位電路、GPS模塊電路和FLASH芯片連接；

所述GPS模塊電路包括集成GPS模塊和天線電路：所述GPS模塊獨立工作，并通過串行數(shù)據(jù)I/O口輸出標(biāo)準(zhǔn)NMEA-0183協(xié)議數(shù)據(jù)，波特率為9600bps；所述天線電路采用有源天線電路，L型電路濾波，有效的濾除干擾；

所述FPGA芯片采用Xilinx公司的Spartan-3E系列下的XC3S250E芯片，內(nèi)部設(shè)計1個UART模塊，用于實現(xiàn)對NMEA-0183協(xié)議數(shù)據(jù)接收和緩存；

所述MCU芯片采用Cortex-M3架構(gòu)的STM32F103RCT6芯片，通過該芯片通用I/O口與FPGA芯片進(jìn)行連接，作為讀使能信號線、時鐘信號線、數(shù)據(jù)總線進(jìn)行數(shù)據(jù)傳輸；

所述MCU讀邏輯控制接口包括1根讀使能信號線、1根時鐘信號線和8根數(shù)據(jù)總線。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA的GPS數(shù)據(jù)緩存系統(tǒng)，其特征在于：所述FLASH芯片采用M25P80芯片；所述M25P80芯片是意法半導(dǎo)體的高速8Mbit串行FLASH，用于存儲FPGA程序。

3.根據(jù)權(quán)利要求1所述的一種基于FPGA的GPS數(shù)據(jù)緩存系統(tǒng)，其特征在于：所述電源模塊包括3片SPX5205電壓轉(zhuǎn)換芯片及其工作配置電路，將+5.0V電壓轉(zhuǎn)換為+3.3V電壓、為MCU芯片和FPGA芯片提供工作電源，轉(zhuǎn)換為+1.2V和+2.5V為FPGA芯片工作提供電源。

4.根據(jù)權(quán)利要求1所述的一種基于FPGA的GPS數(shù)據(jù)緩存系統(tǒng)，其特征在于：所述MCU時鐘復(fù)位電路與FPGA時鐘復(fù)位電路結(jié)構(gòu)相同，包括8MHz晶振電路和20MHz晶振電路：所述8MHz晶振電路為STM32芯片提供外部輸入時鐘源，所述20MHz晶振電路為FPGA芯片提供外部輸入時鐘源。