[發明專利]解串行化電路及其操作方法

有效

• 申請號: 201710234740.5
• 申請日: 2017-04-12
• 公開（公告）號: CN107306139B
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 李紹宇
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03M9/00
• 分類號: H03M9/00
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明公開了一種解串行化電路，其包含時鐘生成電路、第一鎖存電路和第二鎖存電路。所述時鐘生成電路被配置為基于第一時鐘信號和控制信號生成一組相位時鐘信號。所述相位時鐘信號組的各相位時鐘信號與所述相位時鐘信號組的相鄰相位時鐘信號的偏移量為一個相位值。第一鎖存電路被配置為基于相位時鐘信號組和輸入數據信號生成第一組數據信號。第二鎖存電路被配置為基于相位時鐘信號組的第一相位時鐘信號和第一組數據信號生成第二組數據信號。所述第二組數據信號的各信號互相對準，其中，所述第一時鐘信號是不連續的。本發明還提供了解串行化電路的操作方法。

技術領域

本發明的實施例一般地涉及半導體技術領域，更具體地涉及解串行化電路及其操作方法。

背景技術

半導體集成電路(IC)行業已生產多種多樣的電子器件以解決不同領域中問題。由于IC變得更小更復雜，這些電子器件的時鐘產生頻率繼續影響IC的性能。

發明內容

根據本發明的一方面，提供了1.一種解串行化電路，包括：時鐘生成電路，被配置為基于第一時鐘信號和控制信號生成相位時鐘信號組，所述相位時鐘信號組的各相位時鐘信號與所述相位時鐘信號組的相鄰相位時鐘信號的偏移量為一個相位值；第一鎖存電路，被配置為基于所述相位時鐘信號組和輸入數據信號生成第一組數據信號；和第二鎖存電路，被配置為基于所述相位時鐘信號組的第一相位時鐘信號和所述第一組數據信號生成第二組數據信號，所述第二組數據信號的各信號互相對準，其中，所述第一時鐘信號是不連續的。

根據本發明的另一方面，提供了一種解串行化電路，包括：第一時鐘生成電路，被配置為基于第一時鐘信號和控制信號生成第一組相位時鐘信號，所述第一組相位時鐘信號的各相位時鐘信號與所述第一組相位時鐘信號的相鄰相位時鐘信號的偏移量為第一相位值；第二時鐘生成電路，被配置為基于所述第一組相位時鐘信號的第一相位時鐘信號生成第二組相位時鐘信號，所述第二組相位時鐘信號的各相位時鐘信號與所述第二組相位時鐘信號的相鄰相位時鐘信號的偏移量為第二相位值；第一鎖存電路，被配置為基于所述第一組相位時鐘信號和輸入數據信號生成第一組數據信號；第二鎖存電路，被配置為基于所述第一組相位時鐘信號的所述第一相位時鐘信號和所述第一組數據信號生成第二組數據信號，所述第二組數據信號的各信號互相對準；第三鎖存電路，被配置為基于所述第二組相位時鐘信號的第一相位時鐘信號和所述第二組數據信號生成第三組數據信號；和第四鎖存電路，被配置為基于所述第二組相位時鐘信號的所述第一相位時鐘信號和所述第二組數據信號生成第四組數據信號，所述第三組數據信號的各信號和所述第四組數據信號的各信號互相對準，其中，所述第一時鐘信號是不連續的。

根據本發明的又一方面，提供了一種操作解串行化電路的方法，所述方法包括：通過時鐘生成電路，基于第一時鐘信號和控制信號生成一組相位時鐘信號，所述相位時鐘信號組的各相位時鐘信號與所述相位時鐘信號組的相鄰相位時鐘信號的偏移量為一個相位值；通過第一鎖存電路，基于所述相位時鐘信號組和輸入數據信號生成第一組數據信號；和通過第二鎖存電路，基于所述相位時鐘信號組的第一相位時鐘信號和所述第一組數據信號生成第二組數據信號，所述第二組數據信號的各信號互相對準，所述第二組數據信號是并行數據流且所述輸入數據是串行數據流，其中，所述第一時鐘信號是不連續的。

附圖說明

結合附圖閱讀以下詳細說明，可更好地理解本發明的各方面。值得注意的是，根據工業中的標準實踐，各種功能件未按照比例繪制。實際上，為了簡化說明，可以任意增加或減少各種功能件的尺寸。

圖1A是根據一些實施例的解串行化電路的框圖。

圖1B是根據一些實施例的由解串行化電路生成的波形的時序圖。

圖2是根據一些實施例的在圖1或圖6中可用作時鐘生成電路的時鐘生成電路的框圖。

圖3是根據一些實施例的在解串行化電路100中可用在圖1A的時鐘生成電路102中的分頻電路的電路圖。

圖4是根據一些實施例的用在圖1或圖6的時鐘生成電路中的第一相位切換電路的電路圖。