[發明專利]二分區間的數據壓縮方法及集成電路的測試數據存儲方法

有效

• 申請號: 201710233374.1
• 申請日: 2017-04-11
• 公開（公告）號: CN107026651B
• 公開（公告）日: 2020-07-14
• 發明（設計）人: 詹文法;程一飛;張振林
• 申請（專利權）人: 安慶師范大學
• 主分類號: H03M7/30
• 分類號: H03M7/30;G01R31/28
• 代理公司: 合肥市浩智運專利代理事務所(普通合伙) 34124
• 代理人: 丁瑞瑞

本發明公開了一種二分區間的數據壓縮方法，將若干個測試向量甚至整個測試集映射到區間(0，1)，再通過多次二分區間的方法找到該位置，存儲該二分區間的規律即存儲該若干個測試向量甚至整個測試集。本發明還公開了一種集成電路測試數據的存儲方法。本發明相比現有技術具有以下優點：提高了測試效率，由于將若干個測試向量甚至整個測試集映射到區間(0，1)，再通過多次二分區間的方法找到該位置，存儲該二分區間的規律即可存儲該若干個測試向量甚至整個測試集，占用空間較小，并且運算簡單，非常實用。

技術領域

本發明涉及一種集成電路測試技術，更具體涉及一種集成電路測試中的數據存儲技術。

背景技術

隨著集成電路的發展，如何處理越來越龐大的測試數據已成為集成電路測試的關鍵難題之一。根據ITRS在2010年的報告數據，測試一個芯片，在2009年，僅僅需要85個測試模式數，也只需要壓縮比為80；而到2019年，對測試模式數的要求則需要達到20370個，對壓縮比的要求則需要達到12000。僅僅十年，模式數增加到240倍，壓縮比增加到150倍。

關于減少測試數據量的研究，一直是研究的熱點，主要可以分為三類：測試集壓縮(Test Set Compaction)方法、內建自測試(Built-in Self-Test,BIST)方法和靜態編碼壓縮方法。(1)測試集壓縮方法。其特點是確保在不降低故障覆蓋率的情況下，有選擇性嘗試使用不同的敏化路徑，通過算法調整測試立方體(Test Tubes)中無關位(Don’t carebits)的位置，或者將相容的兩個或多個測試向量合并成單一測試向量的方法來減少總的測試向量的個數，以期達到測試集最小化或最優化。其優勢是所有工作由軟件實現，不會增加額外的硬件成本。但其缺點也非常明顯，測試向量的個數的減少造成了對非模型故障的覆蓋率的降低。本方法另一缺點是壓縮后測試集的測試數據量仍然非常龐大，很難一次性完全直接存儲在ATE(自動測試機)的存儲器中。因此，需要與其它方法結合使用。(2)內建自測試方法。其在被測電路中新增一部分電路，該電路專門用于測試，能夠完成測試模式生成、測試控制、測試調度和測試結果分析，這樣可以不依賴外部的自動測試設備獨立進行測試。能夠通過減少昂貴的自動測試設備的成本費來達到節約測試成本的目的，還可以支持測試重用和全速測試。其缺點在生成測試模式時，產生了大量的對測試毫無貢獻的測試模式，既增加了測試功耗，又浪費了測試時間；另外，有部分未設計BIST方法的IP核也限制其應用。(3)靜態編碼壓縮方法。其通過編碼技術用一個較小的測試集T_E去編碼測試集T_D，將存儲和傳輸時對T_D的操作變換成對T_E的操作，即存儲T_E在ATE的存儲器中，測試時，也僅傳輸T_E而不是T_D到被測芯片，最終T_E到T_D的還原由被測芯片上的解壓電路來完成。靜態編碼方法采用的是無損壓縮方法，還原后的測試集的確定位跟原始測試集的確定位完全一一對應，還原后的無關位都被程序填充成了特定的值，因此其只會增加而不會降低被測電路的故障覆蓋率。該方法的另一優勢是可以不需要提供被測電路的內部結構，能夠很好地保護IP核的知識產權。因此，該技術在集成電路測試領域中得到了廣泛應用。當前比較成熟的編碼有很多，如Golomb編碼、FDR碼、VIHC碼、交替連續碼、Variable-Tail碼、混合游程碼、SVIC碼、變游程碼、EFDR、MFVLC、MFVRCVB、AFDR、共游程碼和整數存儲無理數的方法等。

上述三類方法均存在缺點。測試集壓縮方法的目標是追求測試集的最小化，但該問題是NP完全問題(NP的英文全稱是Non-deterministic Polynomial的問題，即多項式復雜程度的非確定性問題)。另一方面，其非模型故障的故障覆蓋率會受到影響，測試集壓縮后的測試集的數據量仍然非常大，并不能直接存儲和傳輸，還需要進一步壓縮。