[發明專利]半導體工藝方法

在審

• 申請號: 201710232837.2
• 申請日: 2017-04-11
• 公開（公告）號: CN107785322A
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 王參群;陳亮吟
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L21/762
• 代理公司: 隆天知識產權代理有限公司72003
• 代理人: 馮志云,王芝艷

1.一種半導體工藝方法，包括：

形成一包括一N型摻質的第一介電層于多個第一鰭之上，所述多個第一鰭延伸于一基板的一第一區域之上；

形成一包括一P型摻質的第二介電層于所述多個第一鰭及多個第二鰭之上，所述多個第二鰭延伸于該基板的一第二區域之上，該第二介電層位于該第一介電層上；

形成一隔離層，介于相鄰的所述多個第一鰭之間，以及介于相鄰的所述多個第二鰭之間；

以一第一摻質進行一第一注入工藝，該注入工藝改變該隔離層的一蝕刻速率；以及

凹蝕該隔離層、該第一介電層及該第二介電層，其中在凹蝕之后，所述多個第一鰭及所述多個第二鰭延伸于該隔離層的上表面之上。