[發明專利]一種嵌入式存儲器自適應工作參數調整方法有效
| 申請號: | 201710228681.0 | 申請日: | 2017-04-10 |
| 公開(公告)號: | CN107123444B | 公開(公告)日: | 2020-04-03 |
| 發明(設計)人: | 李強;席與凌;高金德 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | G11C29/56 | 分類號: | G11C29/56 |
| 代理公司: | 上海天辰知識產權代理事務所(特殊普通合伙) 31275 | 代理人: | 吳世華;陳慧弘 |
| 地址: | 201210 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 嵌入式 存儲器 自適應 工作 參數 調整 方法 | ||
1.一種嵌入式存儲器自適應工作參數調整方法,其特征在于,包括:
步驟01:設定參數調整目標M;
步驟02:動態生成DAC_i的掃描基準值DAC_基準;i為≥1;DAC表示電路設計的參數調整檔位步數標記;
步驟03:基于步驟02中動態生成的掃描基準值DAC_基準,判斷后續DAC_i+1的參數調整空間檔位調整方向;
其中,步驟03具體包括:
步驟031:利用DAC_max減去DAC_基準或DAC_min減去DAC_基準,來計算D_max或DAC_min的參數調整空間檔位;
步驟032:搜索出對應于參數調整目標M的參數調整空間檔位;
步驟033:若為否,則重復步驟01~032;若為是,則結束;
其中,所述步驟031具體包括:比較在DAC_基準和DAC_min下的存儲器的電路特性的輸出信號f(DAC_基準)和f(DAC_min),若f(DAC_基準)>M,則掃描整個DAC_基準和DAC_min的參數調整空間檔位的電路特性;否則,則掃描整個DAC_基準和DAC_max的參數調整空間檔位的電路特性。
2.根據權利要求1所述的嵌入式存儲器自適應工作參數調整方法,其特征在于,步驟02中,動態生成DAC_i的掃描基準值DAC_基準,包括:當i為1時,掃描基準值DAC_基準為上一個晶圓的DAC分布值的平均值;當i不為1時,掃描基準值DAC_基準為待測的晶圓周邊局部DAC的加權平均值。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710228681.0/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種新型9TSRAM單元電路系統
- 下一篇:一種片狀結構的ADS有窗散裂靶





