[發明專利]動態隨機存取存儲器元件

有效

• 申請號: 201710224324.7
• 申請日: 2017-04-07
• 公開（公告）號: CN108695325B
• 公開（公告）日: 2019-08-23
• 發明（設計）人: 蔡綜穎;何建廷;魏銘德;馮立偉;王嫈喬
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種動態隨機存取存儲器元件，其特征在于包含一基底、二埋入式字線以及一位線接觸插塞。基底包含一第一主動區，其中第一主動區沿著一第一方向延伸。埋入式字線設置于基底中且跨設第一主動區，其中二埋入式字線沿著一第二方向延伸。位線接觸插塞設置于基底上且重疊二埋入式字線之間的第一主動區，其中一第一邊、一第二邊、一第三邊以及一第四邊圍繞成位線接觸插塞，且第一邊平行第三邊而沿著一第三方向延伸，第二邊平行第四邊而沿著一第四方向延伸，其中第一方向平行第三方向且第二方向平行第四方向。

技術領域

本發明涉及一種存儲器元件，尤其是涉及一種動態隨機存取存儲器元件。

背景技術

隨著各種電子產品朝小型化發展的趨勢，動態隨機存取存儲器(Dynamic RandomAccess Memory,DRAM)單元的設計也必須符合高集成度及高密度的要求。對于一具備凹入式柵極結構的DRAM單元而言，由于其可以在相同的半導體基底內獲得更長的載流子通道長度，以減少電容結構的漏電情形產生，因此在目前主流發展趨勢下，其已逐漸取代僅具備平面柵極結構的DRAM單元。

一般來說，具備凹入式柵極結構的DRAM單元會包含一晶體管元件與一電荷貯存裝置，以接收來自于位線及字符線的電壓信號。然而，受限于制作工藝技術之故，現有具備凹入式柵極結構的DRAM單元仍存在有許多缺陷，還待進一步改良并有效提升相關存儲器元件的效能及可靠度。

發明內容

本發明提出一種動態隨機存取存儲器元件，其位線接觸插塞具有與主動區平行的側邊以完全重疊或超出主動區，使能避免存儲節點接觸插塞與位線接觸插塞導通而短路。

本發明提供一種動態隨機存取存儲器元件，其包含一基底、二埋入式字線以及一位線接觸插塞。基底包含一第一主動區，其中第一主動區沿著一第一方向延伸。埋入式字線設置于基底中且跨設第一主動區，其中埋入式字線沿著一第二方向延伸。位線接觸插塞設置于基底上且重疊二埋入式字線之間的第一主動區，其中一第一邊、一第二邊、一第三邊以及一第四邊圍繞成位線接觸插塞，且第一邊平行第三邊而沿著一第三方向延伸，第二邊平行第四邊而沿著一第四方向延伸，其中第一方向平行第三方向且第二方向平行第四方向。

基于上述，本發明提出一種動態隨機存取存儲器元件，其包含一第一主動區沿著一第一方向延伸，二埋入式字線跨設第一主動區，且位線接觸插塞重疊二埋入式字線之間的第一主動區。在此強調本案的位線接觸插塞具有第一邊及第三邊平行主動區的第一方向，因而位線接觸插塞可以最小面積完全重疊或超出第一主動區，使能避免存儲節點接觸插塞與位線接觸插塞導通而短路。

附圖說明

圖1為本發明優選實施例中動態隨機存取存儲器元件的俯視示意圖；

圖2～圖6為圖1沿著切線A-A’及B-B’的剖面示意圖。

主要元件符號說明

2、6：氧化硅層

4：氮化硅層

5：絕緣結構

10：第一主動區

12、14：主動區

20：埋入式字線

30、30’：位線柵極

32、32’：位線接觸插塞

32a：第一邊

32b：第二邊

32c：第三邊

32d：第四邊

34：存儲節點接觸插塞

100：動態隨機存取存儲器元件

110：基底