[發明專利]陣列基板及其制作方法、顯示面板及顯示裝置

在審

• 申請號: 201710217527.3
• 申請日: 2017-04-05
• 公開（公告）號: CN107045239A
• 公開（公告）日: 2017-08-15
• 發明（設計）人: 王文堅;洪俊;張昌俊;鄭亮亮
• 申請（專利權）人: 合肥京東方光電科技有限公司;京東方科技集團股份有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/136;H01L27/12
• 代理公司: 北京三高永信知識產權代理有限責任公司11138
• 代理人: 滕一斌

技術領域

本發明涉及顯示器領域，特別涉及一種陣列基板及其制作方法、顯示面板及顯示裝置。

背景技術

薄膜晶體管液晶顯示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)是利用夾在上下兩個基板之間的液晶分子層上電場強度的變化，改變液晶分子的取向，從而控制透光的強弱來顯示圖像的顯示器件。液晶顯示面板的結構一般包括背光模組、偏光片、陣列基板、彩膜(Color Filter，CF)基板以及填充在這兩個基板組成的盒中的液晶分子層。陣列基板上陣列布置有大量的像素單元，每個像素單元均包括一個TFT；通常，每行像素單元的TFT與一條橫向布置的柵線連接，柵線用于控制TFT的通斷，每列像素單元的TFT與一條縱向布置的數據線連接，數據線用于在TFT導通時，將數據信號寫入像素單元。數據線通過源極(source)集成電路(Integrated Circuit，IC)進行驅動，且每條數據線對應source IC的一個數據信號輸出通道(后文簡稱通道)。

隨著TFT-LCD分辨率的不斷提高，陣列基板上的像素單元的列數增多，使得數據線數量越來越多，要求source IC所能提供的通道數也越來越多，造成source IC的成本也越來越高。

為了降低source IC的成本，可以在陣列基板上采用一種雙柵極(dual gate)設計，在dual gate設計中，一條數據線連接相鄰的兩列像素單元的TFT，使數據線數量在原有基礎上減半，從而減少對source IC通道數的需求；一行像素單元的TFT與兩條柵線連接，具體地，位于同一行的兩個相鄰的像素單元的TFT分別連接在兩條柵線上，從而能夠通過一條數據線分時向兩個像素單元寫入數據信號。在dual gate設計中，柵線的數量在原有基礎上增加了一倍，最終導致TFT-LCD的開口率不高。

發明內容

為了解決現有dual gate設計中，柵線的數量多，TFT-LCD的開口率不高的問題，本發明實施例提供了一種陣列基板及其制作方法、顯示面板及顯示裝置。所述技術方案如下：

第一方面，本發明實施例提供了一種陣列基板，所述陣列基板包括：

多條柵線、多條數據線、及由所述柵線和所述數據線交叉定義的多個像素單元，所述多個像素單元呈陣列排布，每個所述像素單元包括一個薄膜晶體管；一行所述像素單元包括多個像素單元組，每個所述像素單元組包括相鄰列的兩個像素單元，所述相鄰列的兩個像素單元共同連接一條數據線，所述像素單元組中的兩個像素單元的薄膜晶體管為不同類型的晶體管。

在本發明實施例的一種實現方式中，所述像素單元組中的兩個像素單元的薄膜晶體管中，一個為N型晶體管，另一個為P型晶體管。

在本發明實施例的另一種實現方式中，所述N型晶體管包括：依次層疊設置的柵極、柵極絕緣層、第一有源層、源漏極以及絕緣層；所述P型晶體管包括：依次層疊設置的柵極、柵極絕緣層、第二有源層、源漏極以及絕緣層。

在本發明實施例的另一種實現方式中，所述N型晶體管包括：依次層疊設置的源漏極、第一有源層、柵極絕緣層、柵極以及絕緣層；所述P型晶體管包括：依次層疊設置的源漏極、第二有源層、柵極絕緣層、柵極以及絕緣層。

在本發明實施例的另一種實現方式中，所述N型晶體管包括：依次層疊設置的第一有源層、柵極絕緣層、柵極、源漏極絕緣層、源漏極以及絕緣層；所述P型晶體管包括：依次層疊設置的第二有源層、柵極絕緣層、柵極、源漏極絕緣層、源漏極以及絕緣層。

在本發明實施例的另一種實現方式中，所述第一有源層包括N型摻雜非晶硅n a-Si層和N型重摻雜非晶硅n+a-Si層；所述第二有源層包括P型摻雜非晶硅p a-Si層和P型重摻雜非晶硅p+a-Si層。

第二方面，本發明實施例還提供了一種陣列基板的制作方法，可用于第一方面任一項所述的陣列基板。所述方法包括：在基板上形成柵線、數據線、有源層及源漏極，從而形成多個第一薄膜晶體管和第二薄膜晶體管；所述有源層包括第一有源層和第二有源層，所述第一有源層為第一薄膜晶體管的有源層，第二有源層為第二薄膜晶體管的有源層；所述柵線和所述數據線交叉定義出多個像素單元，所述多個像素單元呈陣列排布，每個所述像素單元包括一個薄膜晶體管，一行像素單元包括多個像素單元組，每個所述像素單元組包括相鄰列的兩個像素單元，所述相鄰列的兩個像素單元共同連接一條數據線；所述第一薄膜晶體管和第二薄膜晶體管為像素單元組中的相鄰列的兩個像素單元對應的兩個薄膜晶體管，且所述第一薄膜晶體管和所述第二薄膜晶體管為不同類型的晶體管。