[發(fā)明專利]半導(dǎo)體元件及其制作方法

有效

• 申請?zhí)枺?/td>: 201710217035.4
• 申請日: 2017-04-05
• 公開（公告）號: CN108695324B
• 公開（公告）日: 2019-06-28
• 發(fā)明（設(shè)計）人: 王嫈喬;童宇誠;馮立偉
• 申請（專利權(quán)）人: 聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

本發(fā)明公開一種半導(dǎo)體元件及其制作方法。該半導(dǎo)體結(jié)構(gòu)包含一基底，定義有一存儲區(qū)以及一周邊區(qū)，一柵極堆疊結(jié)構(gòu)，位于該周邊區(qū)內(nèi)，其中該柵極堆疊結(jié)構(gòu)至少包含有一第一柵極層，以及一第二柵極層位于該第一柵極層上，一位線堆疊結(jié)構(gòu)，位于該存儲區(qū)內(nèi)，該位線堆疊結(jié)構(gòu)至少包含有一第一絕緣層，位于部分該基底中，該第一絕緣層的一頂面高于該基底的一頂面，且該第一絕緣層的該頂面與該柵極堆疊結(jié)構(gòu)中的第一柵極層的一頂面齊平。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體元件及其制作方法，尤其是涉及一種半導(dǎo)體存儲器元件及其制作方法。

背景技術(shù)

動態(tài)隨機存取存儲器(dynamic random access memory，以下簡稱為DRAM)是一種主要的揮發(fā)性(volatile)存儲器，且是很多電子產(chǎn)品中不可或缺的關(guān)鍵元件。DRAM由數(shù)目龐大的存儲單元(memory cell)聚集形成一陣列區(qū)，用來存儲數(shù)據(jù)，而每一存儲單元則由一金屬氧化半導(dǎo)體(metal oxide semiconductor，以下簡稱為MOS)晶體管與一電容(capacitor)串聯(lián)組成。

電容是通過存儲電極(storage node)與形成于電極接觸洞(node contact)中的導(dǎo)電結(jié)構(gòu)電連接，并與MOS晶體管的漏極形成一位存取的通路，用于達到存儲或輸出數(shù)據(jù)的目的。隨著DRAM集成度的提升，必須要減低DRAM存儲單元中被電容所占據(jù)的面積，而為了使電容的電容量維持一個可以接受的數(shù)值，現(xiàn)有技術(shù)是采用堆疊電容的技術(shù)(stackedcapacitor)。堆疊電容的使用除了可以提供高電容量之外，也可降低每一個DRAM存儲單元之間的相互干擾，更可對此種基本堆疊電容作多種形式的變化以提高表面積。一般而言，堆疊電容可以由其制造程序區(qū)分為位線上電容(capacitor over bit line，以下簡稱為COB)與位線下電容(capacitor under bit line，CUB)。

隨著DRAM的集成度提高，COB中用以提供存儲電極電連接的接觸插塞結(jié)構(gòu)與位線間的重疊邊際(overlay margin)隨之降低，換句話說即造成制作工藝良率的問題。因此，使DRAM性能不會降低的制作工藝方法與結(jié)構(gòu)一直是DRAM技術(shù)開發(fā)所努力的方向。

發(fā)明內(nèi)容

本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包含一基底，定義有一存儲區(qū)(記憶體區(qū))以及一周邊區(qū)，一柵極堆疊結(jié)構(gòu)，位于該周邊區(qū)內(nèi)，其中該柵極堆疊結(jié)構(gòu)至少包含有一第一柵極層，以及一第二柵極層位于該第一柵極層上，一位線堆疊結(jié)構(gòu)，位于該存儲區(qū)內(nèi)，該位線堆疊結(jié)構(gòu)至少包含有一第一絕緣層，位于部分該基底中，該第一絕緣層的一頂面高于該基底的一頂面，且該第一絕緣層的該頂面與該柵極堆疊結(jié)構(gòu)中的第一柵極層的一頂面齊平。

本發(fā)明另提供一種半導(dǎo)體結(jié)構(gòu)的制作方法，包含：首先，提供一基底，定義有一存儲區(qū)以及一周邊區(qū)，接著形成一氧化介電層于該存儲區(qū)以及該周邊區(qū)內(nèi)的該基底上，然后在該氧化介電層形成之后，形成一柵極堆疊結(jié)構(gòu)于該周邊區(qū)內(nèi)，其中該柵極堆疊結(jié)構(gòu)至少包含有一第一柵極層，以及一第二柵極層位于該第一柵極層上，另外在該氧化介電層形成之后，形成一位線堆疊結(jié)構(gòu)于該存儲區(qū)內(nèi)，該位線堆疊結(jié)構(gòu)至少包含有一第一絕緣層，位于部分該基底中，該第一絕緣層的一頂面高于該基底的一頂面。

本發(fā)明的特征在于，形成突出于基底表面的絕緣層，可以降低后續(xù)填入絕緣層于凹槽中的難度，并且提高整體半導(dǎo)體元件的良率。另外，本發(fā)明在位線形成之前，預(yù)先在周邊區(qū)域內(nèi)形成氧化介電層，因此后續(xù)步驟中，當(dāng)位線完成以后，不需要再于周邊區(qū)域內(nèi)形成氧化介電層，可以避免形成氧化介電層的高溫破壞位線等結(jié)構(gòu)。

附圖說明

圖1至圖10為本發(fā)明所提供的半導(dǎo)體元件的制作方法的第一優(yōu)選實施例示意圖，其中：

圖1為形成一氧化介電層于一基底上的示意圖；

圖2為形成一絕緣層以及一第一柵極層之后的示意圖；

圖3為形成多個凹槽于基底之后的示意圖；