[發(fā)明專利]處理器核心中的自測試

有效

• 申請?zhí)枺?/td>: 201710216193.8
• 申請日: 2017-04-01
• 公開（公告）號: CN107451019B
• 公開（公告）日: 2022-06-28
• 發(fā)明（設計）人: 巴拉吉·韋尼;考塞爾·雅各布·喬哈爾;馬爾科·博尼諾
• 申請（專利權）人: ARM有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 林強

本申請涉及處理器核心中的自測試。公開了用于處理器核心自測試的裝置和方法。裝置包括處理器核心電路，用于通過執(zhí)行數據處理指令來執(zhí)行數據處理操作。單獨的自測試控制電路使得處理器核心電路暫時從執(zhí)行數據處理指令的第一狀態(tài)切換到執(zhí)行自測試指令序列的第二狀態(tài)，然后在不需要重新啟動處理器核心電路的情況下返回執(zhí)行數據處理指令的第一狀態(tài)。還存在自測試支持電路，其中處理器核心電路響應于自測試指令序列，來通過自測試支持電路將至少一個自測試數據條目導出到自測試控制電路。

技術領域

本公開涉及數據處理領域。更具體地，涉及在處理器核心中進行自測試以識別故障。

背景技術

處理器核心可以被提供有識別處理器核心隨時間發(fā)展的故障的能力。自測試的一種方法是，提供以鎖步方式操作的兩個處理器核心，從而可以通過參考一個核心的輸出來識別另一核心的輸出中的差異。另一種方法是基于軟件的，該基于軟件的方法可能優(yōu)于雙核鎖步方法，因為其具有減少的面積并節(jié)省功率。然而，當代處理器核心的程度和復雜性可能意味著，這樣的軟件本身可能是巨大的和復雜的。此外，通常需要在頻繁地執(zhí)行自測試軟件從而快速識別核心中的故障與接受執(zhí)行這種自測試軟件產生的更大中斷之間進行平衡。自測試軟件不僅暫時將核心的“真實”數據處理置于保持狀態(tài)，而且通常將執(zhí)行自測試軟件的結果寫入存儲器。根據實現處理器核心的上下文，自測試功能可能需要相對較高的“故障分級”能力。例如，可能需要提供大于90％的故障分級能力(即，自測試能夠識別可能出現的故障中的至少90％)。事實上，在一些要求嚴格的安全性的實現方式中，可能需要故障分級能力大于99％。為了使用自測試軟件來提供這種故障分級能力，可能需要投入大量的精力來編寫和迭代優(yōu)化這種軟件，因此當需要非常高的故障分級能力時，雙核鎖步方法可能是優(yōu)選的。

發(fā)明內容

在至少一些實施例中，本技術提供了一種裝置，包括：處理器核心電路，用于通過執(zhí)行數據處理指令來執(zhí)行數據處理操作；自測試控制電路，用于使得處理器核心電路暫時從執(zhí)行數據處理指令的第一狀態(tài)切換到執(zhí)行自測試指令序列的第二狀態(tài)，然后在不需要重新啟動處理器核心電路的情況下返回執(zhí)行數據處理指令的第一狀態(tài)；以及自測試支持電路，其中處理器核心電路響應于自測試指令序列，來通過自測試支持電路將至少一個自測試數據條目導出到自測試控制電路。

在至少一些實施例中，本技術提供了一種操作數據處理裝置的方法，包括以下步驟：通過在處于第一狀態(tài)中的處理器核心電路中執(zhí)行數據處理指令來執(zhí)行數據處理操作；從自測試控制電路發(fā)信令，以使得處理器核心電路暫時從第一狀態(tài)切換到執(zhí)行自測試指令序列的第二狀態(tài)，然后在不需要重新啟動處理器核心電路的情況下返回執(zhí)行數據處理指令的第一狀態(tài)；以及通過處理器核心電路中的自測試支持電路將至少一個自測試數據條目導出到自測試控制電路。

在至少一些實施例中，本技術提供了一種設備，包括：用于通過執(zhí)行數據處理指令來執(zhí)行數據處理操作的裝置；用于控制自測試處理的裝置，自測試處理包括使得用于執(zhí)行數據處理操作的裝置暫時從執(zhí)行數據處理指令的第一狀態(tài)切換到執(zhí)行自測試指令序列的第二狀態(tài)，然后在不需要重新啟動用于執(zhí)行數據處理操作的裝置的情況下返回執(zhí)行數據處理指令的第一狀態(tài)；以及用于支持自測試處理的裝置，其中用于執(zhí)行數據處理操作的裝置響應于自測試指令序列，來通過用于支持自測試處理的裝置將至少一個自測試數據條目導出到用于控制自測試處理的裝置。

附圖說明

下面將通過示例的方式參考附圖中所示出的實施例來進一步描述本技術，其中：

圖1示意性地示出了一個實施例中的裝置，包括處理器核心和自測試控制器；

圖2示意性地示出了一個實施例中的裝置，包括雙核處理器和自測試控制器；

圖3示意性地示出了一個實施例中的處理器核心，其中指令類別比特位被導出到自測試控制器；

圖4示意性地示出了一個實施例中的處理器核心的組件，其中存儲器事務指示被從總線接口單元導出到自測試控制器；