[發(fā)明專利]半導(dǎo)體器件及其單元、電路結(jié)構(gòu)及其單元、電路系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201710212966.5
• 申請日: 2017-03-31
• 公開（公告）號: CN107424990B
• 公開（公告）日: 2019-03-22
• 發(fā)明（設(shè)計）人: 宇思洋
• 申請（專利權(quán)）人: 深圳市環(huán)宇鼎鑫科技有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 深圳中一聯(lián)合知識產(chǎn)權(quán)代理有限公司 44414
• 代理人: 張全文

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件、電路和集成電路技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件單元、半導(dǎo)體器件、電路結(jié)構(gòu)單元、電路結(jié)構(gòu)和電路系統(tǒng)。

背景技術(shù)

目前在先進(jìn)亞微米互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal-Oxide-Semiconductor，CMOS)工藝中，片上系統(tǒng)(System on Chip，SoC)集成電路已經(jīng)被設(shè)計成為具有多個VDD和VSS電源供電的模塊，比如3.3v的接口電路模塊，2.5v的模擬電路模塊，2.5v的數(shù)字電路模塊，1.2v的CPU模塊，5v的顯示驅(qū)動模塊等。這些模塊的電源線VDD和VSS一般需要互相隔離開，防止噪聲互相干擾。

然而，多個電源模塊之間的用于輸入輸出通信的接口電路易受到靜電破壞。靜電脈沖可以是正脈沖也可以是負(fù)脈沖，而且會從SoC芯片的任何一個輸入輸出(IO)端口進(jìn)入芯片內(nèi)部，然后從任何一個IO端口流出。當(dāng)然，靜電也會從VDD端口或者VSS端口進(jìn)入，也會從VDD端口或者VSS端口流出。為了避免靜電電流傷害內(nèi)部核心電路，提出了靜電防護(hù)方案。典型的現(xiàn)有技術(shù)方案設(shè)計被描述在美國專利US6144542中，其中使用傳統(tǒng)二極管來作為靜電防護(hù)單元。

發(fā)明內(nèi)容

本發(fā)明的一個目的是提供一種用于靜電防護(hù)的半導(dǎo)體器件單元、半導(dǎo)體器件，包括這樣的半導(dǎo)體器件單元和半導(dǎo)體器件的電路結(jié)構(gòu)單元、電路結(jié)構(gòu)和電路系統(tǒng)，其中半導(dǎo)體器件單元可以替代現(xiàn)有技術(shù)中的基于二極管的靜電防護(hù)單元，解決現(xiàn)有技術(shù)中的基于二極管的靜電防護(hù)單元的電容大、功耗高的問題。

本發(fā)明的一個方面提供了一種半導(dǎo)體器件單元，其包括：襯底；位于所述襯底中的第一導(dǎo)電類型的第一摻雜區(qū)；位于所述襯底中的第二導(dǎo)電類型的第二摻雜區(qū)；位于所述襯底中的第二導(dǎo)電類型的第三摻雜區(qū)；隔離結(jié)構(gòu)，其用于隔離所述第一摻雜區(qū)和所述第二摻雜區(qū)以及所述第一摻雜區(qū)和所述第三摻雜區(qū)；在所述襯底中依次位于所述第三摻雜區(qū)下方的第一導(dǎo)電類型的第四摻雜區(qū)和第二導(dǎo)電類型的第五摻雜區(qū)；在所述襯底中位于所述第一、第二和第五摻雜區(qū)下方的第二導(dǎo)電類型的阱；以及與所述第二摻雜區(qū)串聯(lián)連接的n個二極管，n為大于等于0的整數(shù)。第五摻雜區(qū)和阱是相同的導(dǎo)電類型，第五摻雜區(qū)也可以是阱的一部分。

在一些實施例中，所述隔離結(jié)構(gòu)是淺溝槽隔離結(jié)構(gòu)。

在一些實施例中，所述隔離結(jié)構(gòu)是二氧化硅隔離結(jié)構(gòu)或者場氧化隔離結(jié)構(gòu)。

在一些實施例中，所述隔離結(jié)構(gòu)包括在所述第一摻雜區(qū)與第二摻雜區(qū)之間和所述第一摻雜區(qū)與所述第三摻雜區(qū)之間，且形成于所述襯底表面上的柵極結(jié)構(gòu)，所述半導(dǎo)體器件單元還包括陽極和陰極，所述柵極結(jié)構(gòu)與所述第一摻雜區(qū)電連接到所述陽極，所述第二摻雜區(qū)經(jīng)由所述n個二極管電連接到所述陰極，并且所述第三摻雜區(qū)電連接到所述陰極。

在一些實施例中，所述第一導(dǎo)電類型為p型，所述第二導(dǎo)電類型為n型，所述襯底具有所述第一導(dǎo)電類型。

在一些實施例中，所述第二摻雜區(qū)和第三摻雜區(qū)共用，并且其中所述第四摻雜區(qū)和第五摻雜區(qū)在所述襯底表面上的第一垂直投影落入共用的所述第二/第三摻雜區(qū)在所述襯底表面上的第二垂直投影中，所述第一垂直投影的面積小于所述第二垂直投影的面積；并且所述阱與共用的所述第二/第三摻雜區(qū)的底部的一部分以及所述第五摻雜區(qū)的底部的至少一部分接觸。

本發(fā)明的另一方面提供了一種半導(dǎo)體器件，其包括：串聯(lián)連接的x個上述半導(dǎo)體器件單元和y個第二半導(dǎo)體器件單元。所述第二半導(dǎo)體器件單元包括：襯底；位于所述襯底中的第一導(dǎo)電類型的第一摻雜區(qū)；位于所述襯底中的第二導(dǎo)電類型的第二摻雜區(qū)；隔離結(jié)構(gòu)，其用于隔離所述第一摻雜區(qū)和所述第二摻雜區(qū)；在所述襯底中依次位于所述第二摻雜區(qū)下方的第一導(dǎo)電類型的第三摻雜區(qū)和第二導(dǎo)電類型的第四摻雜區(qū)；在所述襯底中位于所述第一、第二和第四摻雜區(qū)下方的第二導(dǎo)電類型的阱，并且其中x和y為大于等于1的整數(shù)。

在一些實施例中，x＝2，y＝1，并且n＝2。可替換地，x＝1，y＝1，并且n＝2。可替換地x＝1，y＝1，并且n＝1。

在一些實施例中，所述第二半導(dǎo)體器件單元的隔離結(jié)構(gòu)是淺溝槽隔離結(jié)構(gòu)。

在一些實施例中，所述第二半導(dǎo)體器件單元的隔離結(jié)構(gòu)是二氧化硅隔離結(jié)構(gòu)或者場氧化隔離結(jié)構(gòu)。

在一些實施例中，所述第二半導(dǎo)體器件單元的隔離結(jié)構(gòu)包括在所述第一摻雜區(qū)與第二摻雜區(qū)之間形成于所述襯底表面上的柵極結(jié)構(gòu)，所述第二半導(dǎo)體器件單元還包括陽極和陰極，所述柵極結(jié)構(gòu)與所述第一摻雜區(qū)電連接到所述陽極，并且所述第二摻雜區(qū)電連接到所述陰極。