[發明專利]半導體器件及其單元、電路結構及其單元、電路系統

有效

• 申請號: 201710212966.5
• 申請日: 2017-03-31
• 公開（公告）號: CN107424990B
• 公開（公告）日: 2019-03-22
• 發明（設計）人: 宇思洋
• 申請（專利權）人: 深圳市環宇鼎鑫科技有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 深圳中一聯合知識產權代理有限公司 44414
• 代理人: 張全文

1.一種半導體器件單元，其特征在于，包括：

襯底；

位于所述襯底中的第一導電類型的第一摻雜區；

位于所述襯底中的第二導電類型的第二摻雜區；

位于所述襯底中的第二導電類型的第三摻雜區；

隔離結構，其用于隔離所述第一摻雜區和所述第二摻雜區以及所述第一摻雜區和所述第三摻雜區；

在所述襯底中依次位于所述第三摻雜區下方的第一導電類型的第四摻雜區和第二導電類型的第五摻雜區；以及

在所述襯底中位于所述第一、第二和第五摻雜區下方的第二導電類型的阱；以及

與所述第二摻雜區串聯連接的n個二極管，其中n為大于等于0的整數。

2.根據權利要求1所述的半導體器件單元，其特征在于，其中所述隔離結構是淺溝槽隔離結構。

3.根據權利要求1或2所述的半導體器件單元，其特征在于，其中所述隔離結構為二氧化硅隔離結構或者場氧化隔離結構。

4.根據權利要求1所述的半導體器件單元，其特征在于，其中所述隔離結構包括在所述第一摻雜區與第二摻雜區之間和所述第一摻雜區與所述第三摻雜區之間、且形成于所述襯底表面上的柵極結構，所述半導體器件單元還包括陽極和陰極，所述柵極結構與所述第一摻雜區電連接到所述陽極，所述第二摻雜區經由所述n個二極管電連接到所述陰極，并且所述第三摻雜區電連接到所述陰極。

5.根據權利要求1所述的半導體器件單元，其特征在于，其中，所述第一導電類型為p型，所述第二導電類型為n型，所述襯底具有所述第一導電類型。

6.根據權利要求1所述的半導體器件單元，其特征在于，其中所述第二摻雜區和第三摻雜區共用，并且其中所述第四摻雜區和第五摻雜區在所述襯底表面上的第一垂直投影落入共用的所述第二/第三摻雜區在所述襯底表面上的第二垂直投影中，所述第一垂直投影的面積小于所述第二垂直投影的面積；并且

所述阱與共用的所述第二/第三摻雜區的底部的一部分以及所述第五摻雜區的底部的至少一部分接觸。

7.一種半導體器件，其特征在于，包括：

串聯連接的x個權利要求1-6中任一項所述的半導體器件單元和y個第二半導體器件單元；

其中，所述第二半導體器件單元包括：

襯底；

位于所述襯底中的第一導電類型的第一摻雜區；

位于所述襯底中的第二導電類型的第二摻雜區；

隔離結構，其用于隔離所述第一摻雜區和所述第二摻雜區；

在所述襯底中依次位于所述第二摻雜區下方的第一導電類型的第三摻雜區和第二導電類型的第四摻雜區；以及

在所述襯底中位于所述第一、第二和第四摻雜區下方的第二導電類型的阱；

其中，x和y為大于等于1的整數。

8.根據權利要求7所述的半導體器件，其特征在于，其中x＝2，y＝1，并且n＝2；或者x＝1，y＝1，并且n＝2；或者x＝1，y＝1，并且n＝1。

9.根據權利要求9所述的半導體器件，其特征在于，其中所述第二半導體器件單元的隔離結構是淺溝槽隔離結構。

10.根據權利要求7或9所述的半導體器件，其特征在于，其中所述第二半導體器件單元的隔離結構是二氧化硅隔離結構或者場氧化隔離結構。

11.根據權利要求7所述的半導體器件，其特征在于，所述第二半導體器件單元的隔離結構包括在所述第一摻雜區與第二摻雜區之間、且形成于所述襯底表面上的柵極結構，所述第二半導體器件單元還包括陽極和陰極，所述第二半導體器件單元的柵極結構與其第一摻雜區電連接到所述陽極，并且所述第二半導體器件單元的第二摻雜區電連接到所述陰極。

12.根據權利要求7所述的半導體器件，其特征在于，其中，所述第二半導體器件單元的所述第一導電類型為p型，所述第二導電類型為n型，所述襯底具有所述第一導電類型。

13.一種電路結構單元，其特征在于，包括輸入端、輸出端、第一電源線、第二電源線，以及分別設置在輸入端與第一電源線之間、輸入端與第二電源線之間、輸出端與第一電源線之間、輸出端與第二電源線之間的權利要求1-9中任一項所述的半導體器件單元，以及設置在第一電源線與第二電源線之間的權利要求7-12中任一項所述的半導體器件。