[發明專利]一種基于多重成組延時的物理不可克隆函數電路結構

有效

• 申請號: 201710208358.7
• 申請日: 2017-03-31
• 公開（公告）號: CN107133533B
• 公開（公告）日: 2018-05-29
• 發明（設計）人: 張石;沈海斌;孫世春;李衛平
• 申請（專利權）人: 浙江大學
• 主分類號: G06F21/77
• 分類號: G06F21/77
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 鄭海峰

本發明公開了一種基于多重成組延時的物理不可克隆函數電路結構，包括多重成組化延時可變源模塊、模糊提取器模塊和錄入復現模塊；利用多重成組化延時單元和基于線性碼和哈希函數族的模糊提取器，實現穩定性和唯一性強的物理不可克隆函數。

技術領域

本發明涉及一種通過器件的制造可變性實現對電路標識的方法，尤其是一種基于多重成組延時的物理不可克隆函數電路結構。

背景技術

隨著ID卡的廣泛應用，產生ID的方法也是五花八門，其中物理不可克隆函數(physical unclonable function，PUF)因其不可克隆和實現簡單等特性脫穎而出。19世紀末，開始有學者借鑒生物識別的思想，將紙和光學標記上的隨機圖案，作為貨幣等重要物品的防偽標識。之后，人們利用集成電路實現了電子PUF，其核心為集成電路制造過程中的內在隨機性，該隨機性由制造過程中不可避免的工藝偏差產生。

但是，因非隨機的系統誤差引起的唯一性問題和因環境因素引起的穩定性問題，使得物理不可克隆函數作為ID的性能有所不足，當前已有一些優化技術。多數方法存在穩定性不足，唯一性差等缺點。對這些不足之處進行改進，成為本專利的主要內容。

發明內容

本發明提出了一種基于多重成組延時的物理不可克隆函數電路結構，利用多重成組化延時可變源模塊，實現自糾錯功能，增強穩定性，減小系統可變性的影響，增強唯一性。

本發明解決其技術問題所采用的技術方案為：

一種基于多重成組延時的物理不可克隆函數電路結構，利用多重成組化延時單元實現自糾錯和唯一性強的物理不可克隆函數，主要包括以下三個部分：多重成組化延時可變源模塊、模糊提取器模塊和錄入復現模塊。

多重成組化延時可變源模塊，包含2N個多重成組化延時可變單元、一個2N選1的選擇器和一個延時可變性量化器，根據輸入的激勵信號得到對應的多重成組化延時可變單元的延時可變性的量化結果，得到源響應。多重成組化延時可變單元包含2*k+1個成組化延時單元，每個成組化延時單元由M個并聯的延時單元和一個M選1的選擇器組成；延時可變性量化器通過給定多重成組化延時可變單元的配置信號S，分別量化每個成組化延時單元的每個環的延時，得到各個環延時成組關系，對應重復碼組RC的位。在注冊階段，所述延時可變性量化器產生源重復碼組RC；在再生階段，所述延時可變性量化器利用源重復碼組RC，糾正多重成組化延時可變單元的源響應。

模糊提取器模塊，包含誤差校正模塊和冗余壓縮模塊。誤差校正模塊利用基于線性碼的安全草圖算法，校正源響應的誤差位；冗余壓縮模塊利用基于線性反饋移位寄存器實現的托普利茨哈希函數族，壓縮校正后的原始響應的冗余信息，得到最終響應。

錄入復現模塊，包含存儲器和輔助數據控制器。存儲器用于存放多重成組化延時可變源模塊和模糊提取器模塊工作過程中的輔助數據；輔助數據控制器，控制輔助數據的錄入和復現過程，對存儲器進行寫入和讀取操作。

附圖說明

圖1是本發明基于多重延時的物理不可克隆函數電路結構的整體框圖；

圖2是本發明多重成組化延時可變單元的整體框圖。

具體實施方式

下面結合附圖對本發明作進一步描述。