[發明專利]一種基于多重成組延時的物理不可克隆函數電路結構

有效

• 申請號: 201710208358.7
• 申請日: 2017-03-31
• 公開（公告）號: CN107133533B
• 公開（公告）日: 2018-05-29
• 發明（設計）人: 張石;沈海斌;孫世春;李衛平
• 申請（專利權）人: 浙江大學
• 主分類號: G06F21/77
• 分類號: G06F21/77
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 鄭海峰

1.一種基于多重成組延時的物理不可克隆函數電路結構，包括：多重成組化延時可變源模塊、模糊提取器模塊和錄入復現模塊，其特征在于：所述多重成組化延時可變源模塊包含2N個多重成組化延時可變單元、一個2N選1的選擇器和一個延時可變性量化器，根據輸入的激勵信號得到對應的多重成組化延時可變單元的延時可變性的量化結果，得到源響應；所述模糊提取器模塊，包括誤差校正模塊和冗余壓縮模塊，所述誤差校正模塊利用基于線性碼的安全草圖算法，校正源響應的誤差位；所述冗余壓縮模塊，利用基于線性反饋移位寄存器實現的托普利茨哈希函數族，壓縮校正后的源響應的冗余信息，得到最終響應；所述錄入復現模塊，包括存儲器和輔助數據控制器，所述存儲器用于存放所述多重成組化延時可變源模塊和模糊提取器模塊工作過程中的輔助數據；所述輔助數據控制器，控制輔助數據的錄入和復現過程，對所述存儲器進行寫入和讀取操作。

2.根據權利要求1所述的基于多重成組延時的物理不可克隆函數電路結構，其特征在于：所述多重成組化延時可變單元包含2*k+1個成組化延時單元，每個成組化延時單元由M個并聯的延時單元和一個M選1的選擇器組成。

3.根據權利要求1所述的基于多重成組延時的物理不可克隆函數電路結構，其特征在于：所述延時可變性量化器通過給定多重成組化延時可變單元的配置信號S，分別量化每個成組化延時單元的每個環的延時，得到各個環延時成組關系，對應源重復碼組RC的位；在注冊階段，所述延時可變性量化器產生源重復碼組RC；在再生階段，所述延時可變性量化器利用源重復碼組RC，糾正多重成組化延時可變單元的源響應。