[發明專利]像素結構及其制造方法

有效

• 申請號: 201710207090.5
• 申請日: 2017-03-31
• 公開（公告）號: CN106898621B
• 公開（公告）日: 2019-10-18
• 發明（設計）人: 許世華;蔡佳宏;劉冠顯;陳維翰;吳安茹;涂峻豪;劉竹育
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/423;H01L21/84;H01L21/28
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮;田景宜

本發明公開了一種像素結構及其制造方法，該像素結構包括薄膜晶體管及像素電極。薄膜晶體管包括源極、漏極、半導體層及柵極。半導體層位于源極與漏極上且具有設置于源極與漏極之間的通道。柵極包括主要部及輔助部。主要部與源極、漏極和通道重迭設置。輔助部位于主要部外且與主要部電性連接。主要部與輔助部之間具有間隙。像素電極與漏極電性連接。上述像素結構的制造方法也被提出。

技術領域

本發明是有關于一種半導體結構及其制造方法，且特別是有關于一種像素結構及其制造方法。

背景技術

近年來，顯示面板廣泛地運用在消費性電子產品上，例如：電視、電腦、手機、數字相機等。顯示面板包括主動元件陣列基板、對向基板以及配置于主動元件陣列基板與對向基板之間的顯示介質。主動元件陣列基板具有多個像素結構。每一像素結構包括薄膜晶體管以及與薄膜晶體管電性連接的像素電極。薄膜晶體管用以控制像素結構的開關。薄膜晶體管的性能優劣對顯示面板的品質具有關鍵性的影響。薄膜晶體管包括源極、漏極、柵極以及做為通道的半導體圖案。一般而言，當柵極的尺寸縮小時，柵極的邊緣與半導體圖案的邊緣接近，而薄膜晶體管的漏極電流與柵極電壓的特性曲線出現駝峰現象(Humpphenomenon)，不利于顯示面板的品質。

發明內容

本發明提供一種像素結構，性能佳。

本發明提供一種像素結構的制造方法，能降低像素結構的制造成本。

本發明的像素結構包括薄膜晶體管及像素電極。薄膜晶體管包括源極、漏極、半導體層及柵極。半導體層位于源極與漏極上且具有設置于源極與漏極之間的通道。柵極包括主要部及輔助部。主要部與源極、漏極和通道重迭設置。輔助部位于主要部外且與主要部電性連接。主要部與輔助部之間具有間隙。像素電極與漏極電性連接。

本發明的像素結構的制造方法，包括下列步驟：在基板上形成彼此分離的源極與漏極；形成第一蝕刻阻擋圖案，覆蓋源極與漏極且暴露源極與漏極的部份上表面；于第一蝕刻阻擋圖案和源極與漏極的所述部份上表面上形成半導體材料層；在半導體材料層上形成絕緣材料層；在絕緣材料層上形成導電層；圖案化導電層，以形成具有至少一開口的柵極；以柵極為罩幕，圖案化絕緣材料層與半導體材料層，以形成具有至少一開口的絕緣層與具有至少一開口的半導體層，其中柵極的至少一開口、絕緣層的至少一開口以及半導體層的至少一開口連通且暴露第一蝕刻阻擋圖案。

基于上述，本發明的像素結構包括具有源極、漏極、半導體層及柵極的薄膜晶體管及像素電極。薄膜晶體管的柵極包括主要部及輔助部。柵極的主要部與源極、漏極和通道重迭設置。輔助部位于主要部外且與主要部電性連接。主要部與輔助部之間具有間隙。藉由輔助部，柵極能增加控制通道內載子的能力，進而抑制駝峰現象，提升薄膜晶體管的電性。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1A至圖1H為本發明一實施例的像素結構的制造方法的上視示意圖。

圖2A至圖2H為本發明一實施例的像素結構的制造方法的剖面示意圖。

圖2I為本發明一實施例的像素結構的柵極、源極與漏極的透視示意圖。

圖3為本發明另一實施例的像素結構的剖面示意圖。

圖4為本發明另一實施例的像素結構的上視示意圖。

圖5為本發明一實施例的像素結構的薄膜晶體管的柵極、半導體層、源極與漏極、連接部及導電圖案的上視示意圖。

圖6為本發明另一實施例的像素結構的薄膜晶體管的柵極、半導體層、源極與漏極、連接部及導電圖案的上視示意圖。

圖7為本發明又一實施例的像素結構的薄膜晶體管的柵極、半導體層、源極與漏極及導電圖案的上視示意圖。