[發明專利]像素結構及其制造方法

有效

• 申請號: 201710207090.5
• 申請日: 2017-03-31
• 公開（公告）號: CN106898621B
• 公開（公告）日: 2019-10-18
• 發明（設計）人: 許世華;蔡佳宏;劉冠顯;陳維翰;吳安茹;涂峻豪;劉竹育
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/423;H01L21/84;H01L21/28
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮;田景宜

1.一種像素結構，其特征在于，包括：

一薄膜晶體管，包括：

一源極與一漏極；

一半導體層，位于該源極與該漏極上且具有一通道，該通道設置于該源極與該漏極之間；以及

一柵極，包括：

一主要部，與該源極、該漏極以及該通道重迭設置；以及

一輔助部，位于該主要部外且與該主要部電性連接，其中該主要部與該輔助部之間具有一間隙；以及

至少一連接部，電性連接于該輔助部與該主要部之間；以及

一像素電極，與該薄膜晶體管的該漏極電性連接。

2.如權利要求1所述的像素結構，其特征在于，還包括：

一數據線，與該薄膜晶體管的該源極電性連接；以及

一掃描線，與該薄膜晶體管的該柵極電性連接，其中至少部份的該輔助部位于該掃描線與該主要部之間且與該掃描線彼此隔開。

3.如權利要求1所述的像素結構，其特征在于，還包括：

一掃描線，與該薄膜晶體管的該柵極電性連接，其中該輔助部包括多個第一輔助子部，分別位于該主要部的相對兩側且與該主要部之間存在該間隙，該些第一輔助子部與該主要部在一第一方向上排列，該第一方向與該掃描線的長度方向交錯；

所述連接部電性連接于該些第一輔助子部與該主要部之間。

4.如權利要求3所述的像素結構，其特征在于，該輔助部還包括多個第二輔助子部，分別位于該主要部的另外相對兩側，該些第二輔助子部與該主要部在垂直于該第一方向的一第二方向上排列。

5.如權利要求1所述的像素結構，其特征在于，該輔助部具有一環型結構，設置于該主要部的周邊。

6.如權利要求1所述的像素結構，其特征在于，該半導體層的該通道具有一通道寬度延伸方向，該像素結構還包括：

一掃描線，與該薄膜晶體管的該柵極電性連接，其中該輔助部包括至少一第一輔助子部，位于該通道寬度延伸方向上且位于該主要部的至少一側，該至少一第一輔助子部與該主要部之間存在該間隙；以及

至少一連接部，電性連接于該至少一第一輔助子部與該主要部之間。

7.如權利要求6所述的像素結構，其特征在于，該輔助部還包括一第二輔助子部，位于該主要部的另一側，該第二輔助子部與該主要部在垂直于該通道寬度延伸方向上排列。

8.如權利要求1所述的像素結構，其特征在于，該半導體層的該通道具有一通道寬度延伸方向，該源極于該通道寬度延伸方向上具有相對的兩邊緣，該漏極于該通道寬度延伸方向上具有相對的兩邊緣，而該主要部突出于該源極的該些邊緣與該漏極的該些邊緣。

9.如權利要求1所述的像素結構，其特征在于，該柵極與該半導體層切齊。

10.如權利要求1所述的像素結構，其特征在于，還包括：

一數據線，與該源極電性連接；以及

一第一蝕刻阻擋圖案，覆蓋于該數據線的一上表面、該數據線的一側壁、該源極的一側壁、該漏極的一側壁、該源極的部份上表面以及該漏極的部份上表面，其中該半導體層設置于該第一蝕刻阻擋圖案、該源極的該部份上表面以及該漏極的該部份上表面上。

11.如權利要求10所述的像素結構，其特征在于，還包括：

一平坦層，覆蓋該柵極且具有一接觸窗口，其中該像素電極透過該接觸窗口與和該第一蝕刻阻擋圖案及該漏極電性連接。

12.如權利要求1所述的像素結構，其特征在于，該柵極包括一金屬圖案以及覆蓋該金屬圖案的一第二蝕刻阻擋圖案。

13.如權利要求1所述的像素結構，其特征在于，還包括：

一數據線，與該源極電性連接，其中該半導體層包覆該數據線、該源極以及該漏極。