[發明專利]數字多道脈沖幅度分析器的硬件電路設計在審
| 申請號： | 201710206743.8 | 申請日： | 2017-03-31 |
| 公開（公告）號： | CN107817513A | 公開（公告）日： | 2018-03-20 |
| 發明（設計）人： | 應剛;李勝輝;黃沖 | 申請（專利權）人： | 江蘇天瑞儀器股份有限公司 |
| 主分類號： | G01T1/36 | 分類號： | G01T1/36 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 215347 江蘇省蘇州市昆*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 數字 多道 脈沖幅度 分析器 硬件 電路設計 | ||
1.數字多道脈沖幅度分析器的硬件電路設計，其特征在于,包括：模擬前端、OPA642、A/D芯片、FPGA芯片、EMIF接口、DSP系統、SDRAM、串口、FLASH、USB、USB接口和計算機，步驟如下：
經過前端處理后的核脈沖模擬信號送入到高速ADC進行轉換，ADC在所述FPGA的控制下將模數轉換后的數字信號送入到所述FPGA，經過濾波預處理后送入所述FPGA外擴的SDRAM里面緩存起來，然后再送入所述DSP系統對數字化核脈沖信號進行極零相消、梯形成形和峰值檢測處理得到核脈沖峰值，最后將取出的核脈沖峰值通過所述DSP系統自帶的USB接口送到計算機上做譜分析處理。
2.根據權利要求1所述的數字多道脈沖幅度分析器的硬件電路設計，其特征在于，所述 A/D芯片是ADS807E 。
3.根據權利要求1所述的數字多道脈沖幅度分析器的硬件電路設計，其特征在于，信號是經過極零相消電路后送入所述OPA642對信號進行放大，然后送入所述A/D芯片ADS807E中完成模數轉換，所述ADS807E在所述FPGA芯片的控制下進行所述A/D轉換。
4.根據權利要求1所述的數字多道脈沖幅度分析器的硬件電路設計，其特征在于，所述FPGA芯片是所述EP1C3TC144。
5.根據權利要求1所述的數字多道脈沖幅度分析器的硬件電路設計，其特征在于，所述DSP系統是該儀器的核心部分，采用TMS320VC5509A。
6.根據權利要求1所述的數字多道脈沖幅度分析器的硬件電路設計，其特征在于，所述EMIF為外部儲存接口。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于江蘇天瑞儀器股份有限公司，未經江蘇天瑞儀器股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710206743.8/1.html，轉載請聲明來源鉆瓜專利網。
