[發明專利]半導體封裝結構

在審

• 申請號: 201710206510.8
• 申請日: 2017-03-31
• 公開（公告）號: CN107393880A
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 林子閎;彭逸軒;劉乃瑋;黃偉哲;周哲雅
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/485;H01L25/065
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙)44280
• 代理人: 何青瓦

技術領域

本發明涉及封裝技術領域，特別涉及一種半導體封裝結構，其中該半導體封裝結構可以為具有天線的扇出(fan out)封裝結構，并且該天線可以整合于該封裝結構的單一RDL(Redistribution Layer，重分布層)結構中。

背景技術

為了確保電子產品與通訊設備的持續小型化與多功能性，本領域期望一種小尺寸、支持多引腳連接、高速運行以及具有高功能性的半導體封裝。另外，于高頻率應用中，諸如RF SiP(Radio Frequency System-in-Package，射頻系統級封裝)元件，天線一般用于使能無線通信。

在此種傳統SiP結構中，分離的天線元件單獨地被密封或安裝于PCB(Printed Circuit Board，印刷電路板)或封裝上。然而，PCB需要為安裝于其上的天線元件提供額外的區域。如此，難以降低封裝尺寸。另外，當天線元件安裝于封裝上時，會增加SiP結構的整體高度。此外，在此情形中，由于天線元件一般經由SMT(Surface Mount Technology，表面貼裝技術)工藝安裝于封裝上，因此差的SMT工藝控制可能引起天線元件與其下面的封裝之間的脫層。如此，降低了半導體封裝結構的可靠性、良品率和生產量。

如此，期望一種創新的半導體封裝結構。

發明內容

有鑒于此，本發明實施例提供了一種半導體封裝，可以提高半導體封裝的集成度。

本發明實施例提供了一種半導體封裝結構，包括：第一半導體封裝；其中，該第一半導體封裝包括：第一重分布層結構、第一半導體晶粒和多個導電結構；其中，該第一重分布層結構具有相對設置的第一表面與第二表面，并且包括：多條第一導電線路和天線圖案，分別鄰近該第一表面與該第二表面；其中，該第一半導體晶粒，設置于該第一表面上并且電性耦接該第一重分布層結構；其中，該多個導電結構電性耦接至該第一重分布層結構，并且通過該多條第一導電線路與該天線圖案隔開。

其中，該第一半導體封裝還包括：第一模塑料，圍繞該第一半導體晶粒并且接觸該第一表面及該第一半導體晶粒；以及多個第一通孔，穿過該第一模塑料，從而形成該第一重分布層結構與該多個導電結構之間的電連接。

其中，該多個通孔圍繞該第一半導體晶粒；及/或，該多個導電結構通過該多個第一通孔和該第一模塑料與該第一重分布層結構隔開；及/或，該第一模塑料中遠離該第一重分布層結構的表面位于該多個第一通孔與該多個導電結構之間。

其中，該第一半導體封裝進一步包括：第一鈍化層，覆蓋該第一重分布層結構的該第二表面。

其中，該第一半導體封裝進一步包括：第二鈍化層，覆蓋該第一半導體晶粒，并且該第二鈍化層和該第一重分布層結構分別覆蓋該第一模塑料的兩相對表面。

其中，該第一半導體晶粒與該天線圖案通過該多個第一導電線路隔開。

其中，該第一半導體晶粒具有正面及背面，其中該第一半導體晶粒的多個接墊位于該第一半導體晶粒的該正面上，該多個導電結構位于該半導體晶粒的該背面所在的一側。

其中，該第一半導體封裝進一步包括：第二重分布層結構，設置在該第一半導體晶粒的該背面上，其中該多個導電結構電性耦接至該第二重分布層結構。

其中，該第一模塑料覆蓋該第一半導體晶粒的該背面。

其中，該第一表面比該第二表面更靠近該半導體晶粒和該多個導電結構。

其中，該第一半導體封裝進一步包括：第二半導體晶粒，設置于該第一表面上并且與該第一半導體晶粒并排設置。

其中，進一步包括：第二半導體封裝，其中該第一半導體封裝堆疊在該第二半導體封裝上；其中，該第二半導體封裝包括：第三重分布層結構、第三半導體晶粒和第二模塑料；其中，該第三重分布層結構具有相對設置的第三表面與第四表面并且耦接至該第一重分布層結構；其中，該第三半導體晶粒設置于該第三表面上；其中，該第二模塑料圍繞該第三半導體晶粒，并且接觸該三表面和該第三半導體晶粒；其中，該第三半導體晶粒與該第二模塑料位于該第三重分布層結構與該第一半導體封裝之間。

其中，該多個導電結構設置在該第四表面上，并且通過該第三重分布層結構電性耦接至該第一重分布層結構。