[發(fā)明專利]一種半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法

在審

• 申請?zhí)枺?/td>: 201710192547.X
• 申請日: 2015-07-31
• 公開（公告）號: CN106920789A
• 公開（公告）日: 2017-07-04
• 發(fā)明（設(shè)計）人: 陳崢嶸
• 申請（專利權(quán)）人: 三星半導(dǎo)體（中國）研究開發(fā)有限公司;三星電子株式會社
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/488;H01L23/367;H01L21/56;H01L23/31
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司11286
• 代理人: 董婷,劉燦強

本申請是申請日為2015年7月31日、申請?zhí)枮?01510464260.9、題為“一種半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法”的專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體封裝領(lǐng)域，具體地講，涉及一種具有倒裝芯片(flip chip)和芯片到芯片(chip to chip)的引線鍵合(wire bonding)的半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)

現(xiàn)有的對諸如邏輯芯片和存儲芯片等的多個芯片的一體封裝通常采用層疊封裝(POP，package on package)技術(shù)。通常，層疊封裝技術(shù)包括多個芯片借助于各自的封裝件以相互堆疊，其中，邏輯芯片和存儲芯片等分別通過焊線或倒裝芯片的焊點與對應(yīng)的基板連接，再將各基板彼此連接。

層疊封裝技術(shù)的成本低廉，但是封裝結(jié)構(gòu)具有額外的基板，多個芯片之間的通信路徑長，整個封裝結(jié)構(gòu)的體積難以大幅縮小，散熱、信號速率方面受到限制。

另一種多個芯片的封裝技術(shù)是通過硅通孔技術(shù)實現(xiàn)多個芯片的彼此連接的3D封裝技術(shù)。在該3D封裝技術(shù)中，多個芯片通過硅通孔技術(shù)彼此連接，然后可通過焊點或焊線來實現(xiàn)芯片與基板的連接。

傳統(tǒng)的3D封裝技術(shù)具有信號速率高、功耗低和散熱好的優(yōu)點。但是，硅通孔技術(shù)難以實現(xiàn)芯片測量，無法確保封裝采用的芯片均為具有良好的電路功能的芯片，因此導(dǎo)致最終良率低。為了實現(xiàn)硅通孔技術(shù)，芯片的通孔區(qū)域無法設(shè)計電路，而需要繞開通孔區(qū)域，耗費了芯片的面積。另外，傳統(tǒng)的3D封裝技術(shù)因價格昂貴且良率受限而仍然無法實現(xiàn)大規(guī)模的商業(yè)應(yīng)用。

發(fā)明內(nèi)容

本發(fā)明的一個或多個方面提供了一種半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法，所述半導(dǎo)體堆疊封裝結(jié)構(gòu)能夠確保每個芯片的質(zhì)量并減小半導(dǎo)體堆疊封裝結(jié)構(gòu)的尺寸。

根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體堆疊封裝結(jié)構(gòu)，所述半導(dǎo)體堆疊封裝結(jié)構(gòu)包括：基板；第二芯片，表面形成有多個焊料凸起；第一芯片，位于所述第二芯片上方，其中，所述第二芯片以倒裝的方式通過所述多個焊料凸起與所述基板連接，所述第一芯片通過焊線與所述第二芯片連接。

所述焊線可以與所述基板分隔開。

所述第二芯片可以為具有高速信號需求的芯片。優(yōu)選地，所述第二芯片可以為邏輯芯片，所述第一芯片可以為存儲芯片。

所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括用于保護所述第一芯片、所述第二芯片和所述基板的塑封體。

所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括設(shè)置于所述基板的下端的焊球。

所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括位于所述第二芯片上的至少一個芯片，不同的芯片之間通過焊線彼此連接。

根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法，所述方法包括：在載板上形成第一芯片；在所述第一芯片上形成第二芯片，所述第二芯片的上表面形成有多個焊料凸起；通過焊線連接所述第一芯片和所述第二芯片；以倒裝的方式通過所述多個焊料凸起將所述第二芯片和所述基板彼此連接；去除所述載板。

在去除所述載板之后，可以對所述第一芯片、所述第二芯片和所述基板進行模封以形成塑封體，可以在所述基板的下端形成焊球。

根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法，所述方法包括：在載板上形成至少一個芯片；在所述至少一個芯片上形成倒裝芯片，所述倒裝芯片的上表面形成有多個焊料凸起；通過焊線使不同的芯片彼此連接；以倒裝的方式通過所述多個焊料凸起將所述倒裝芯片和所述基板彼此連接；去除所述載板。

根據(jù)本發(fā)明的示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法能夠確保半導(dǎo)體堆疊封裝結(jié)構(gòu)中的每個芯片均為良好的芯片，可以減小封裝結(jié)構(gòu)的尺寸，可以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性，并且可以提高信號傳輸?shù)男省Ａ硗猓恍枰獙壿嬓酒M行重新設(shè)計或額外地占用邏輯芯片的面積，從而可以降低成本。

附圖說明

通過參照附圖詳細(xì)描述示例性實施例，特征對于本領(lǐng)域技術(shù)人員來講將變得明顯，在附圖中：

圖1是示出根據(jù)本發(fā)明的示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)的剖視圖；

圖2至圖8是用于描述根據(jù)本發(fā)明的示例性實施例的制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法的剖視圖；

圖9是示出根據(jù)本發(fā)明的另一示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)的剖視圖；

圖10是示出根據(jù)本發(fā)明的另一示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)的剖視圖。

具體實施方式