[發明專利]具有局限于中間高速緩存級別的局部范圍的原子指令

有效

• 申請號: 201710191989.2
• 申請日: 2017-03-07
• 公開（公告）號: CN107168680B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: B·杜邦德迪內尚;M·里布西恩斯卡;V·雷
• 申請（專利權）人: 卡雷公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

本發明涉及一種更新在多個處理器核之間共享的變量的方法。在內核的一個中執行局部范圍原子讀?修改?寫指令(AFA)期間，實現下述步驟，其以共享變量的存儲地址(al)作為參數：在被分配到存儲地址的高速緩存線(L(al))內執行原子指令的操作；并且局部鎖住緩存線(LCK)，同時在局部范圍原子指令執行期間，授權通過連接到相同級別的另一個高速緩沖存儲器的內核而訪問共享變量。

技術領域

本公開涉及讀-修改-寫(read-modify-write)原子指令，該指令由具有共享高速緩沖存儲器的多核處理器來實現，該高速緩沖存儲器通常為二級或更多。

背景技術

圖1是通過兩級高速緩沖存儲器連接到系統內存MEM(典型地動態內存DDR)的四核處理器的簡化圖。每個處理器核CPU都有其自有的一級高速緩沖存儲器L1。每對內核共享二級高速緩沖存儲器L2。最后，每個高速緩沖存儲器L2共享對系統內存MEM的訪問。一些處理器可能具有在高速緩沖存儲器L2之間共享的三級高速緩沖存儲器。

每個高速緩沖存儲器包括控制器CTRL，用于執行在該高速緩沖存儲器內進行的操作，包括確保高速緩沖存儲器之間的一致性(co)。處理器內核通常在虛擬地址上運行，而高速緩沖存儲器則使用物理地址操作。因此內存管理單元MMU通常被提供在每個處理器核與相關的控制器CTRL之間，以便進行虛擬地址到物理地址的轉換。

在這樣的處理器中，可能會有在代碼的各部分之間或在不同內核上所執行的程序線程之間共享數據的需要，其引入了一個挑戰，即必須牢記多個內核之間插入的多個高速緩沖存儲器，它可以存儲該共享數據的不同版本。

為了確保在多個內核之間共享數據的可靠性，讀-修改-寫(read-modify-write)原子指令經常被用作，例如所謂的抓取和相加(Fetch-and-Add)(FA)指令或比較和交換(Compare-And-Swap)(CAS)指令。這些指令的特點是，它們產生被視為系統內存內容上的瞬態感知的效果。換句話說，構成每個原子指令的各種操作，例如通常變量的讀取、變量的修改和變量的寫回，被執行，同時保證沒有對在讀取和寫回之間的變量的外部干擾。

為了保證原子性，第一種技術是基于鎖住系統內存，阻止通過其它方法對內存或內存區域的任何訪問，即使這些方法不能訪問通過讀-修改-寫(read-modify-write)序列而定為目標的變量。

另一種技術是基于高速緩存一致性協議，通過該協議，通過執行原子指令的內核以“專用”模式獲取包含由該原子指令定為目標的變量的高速緩存線。該獲取導致該高速緩存線在其它高速緩沖存儲器中失效，從而防止其它內核訪問該高速緩存線，從而阻止訪問系統內存的相應存儲區，直到專用模式被已經獲取它的內核掛起為止。

這種技術限制了只對與高速緩存線對應的內存區域進行訪問的訪問約束，但其實現較為復雜，并且會產生數據對齊約束。

這兩種技術產生了共同的結果，即，暫時阻止對內存中共享變量的訪問，一個使用在系統內存級別實現的機制，另一個使用在高速緩沖存儲器級別實現的機制。

發明內容

通常提供一種多核處理器，包括高速緩沖存儲器，其由一組幾個內核所共享，所述幾個內核被配置為派送原子指令給高速緩沖存儲器；在它的指令集中，原子讀-修改-寫(read-modify-write)指令，以共享變量的存儲地址為參數，其中該原子指令具有全局范圍；高速緩沖存儲器控制器被配置為通過全局鎖定包括共享變量的地址的地址空間，接收和處理由組的給定內核所執行的每個全局原子指令，以防止在全局原子指令執行期間通過任何其它內核訪問共享變量。原子指令也可以有局部范圍，高速緩沖存儲器控制器被配置為通過局部地鎖住分配給共享變量的地址的高速緩存線，處理由組的給定內核執行的每個局部原子指令，同時在局部原子指令執行期間，授權與相同級別的另一個高速緩沖存儲器相連接的內核對共享變量的訪問。