[發明專利]具有局限于中間高速緩存級別的局部范圍的原子指令

有效

• 申請號: 201710191989.2
• 申請日: 2017-03-07
• 公開（公告）號: CN107168680B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: B·杜邦德迪內尚;M·里布西恩斯卡;V·雷
• 申請（專利權）人: 卡雷公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

1.一種多核處理器，包括：

分成多組的多個相似的內核；

分別分配給所述組的不同的高速緩沖存儲器，每個不同的高速緩沖存儲器由相應組的內核所共享；

在所述處理器的指令集中，原子讀-修改-寫指令將共享變量的存儲地址作為參數，并且具有限于包括執行該原子指令的內核的一組內核的局部范圍；以及

高速緩沖存儲器控制器，被配置為通過在給定組的不同高速緩沖存儲器中局部鎖住分配給共享變量的地址的高速緩存線，處理由給定組的內核執行的每個局部范圍原子指令，同時在局部范圍原子指令的執行期間，授權給定組之外的內核對共享變量的讀取和寫回訪問。

2.如權利要求1所述的處理器，其中該高速緩沖存儲器控制器被配置為執行高速緩存一致性協議，并且在局部范圍原子指令執行期間，局部鎖住高速緩存線而不無效或鎖住在其它高速緩沖存儲器中的相似的高速緩存線。

3.如權利要求1所述的處理器，其中高速緩存控制器被配置為處理局部范圍原子指令而不鎖住由所有內核的組所共享的系統內存中的任何區域。

4.如權利要求1所述的處理器，還包括處理器的指令集中的全局范圍原子指令，其中全局范圍擴展到所述處理器的所有內核。

5.如權利要求1所述的處理器，其中原子指令還具有擴展到處理器的所有內核的全局范圍；

全局和局部范圍可由處理器指令集的相同指令實現，并且通過使用被分配到包含共享變量的相同的物理地址空間的兩個不同的虛擬地址空間而被區分，并且

該處理器包括內存管理單元以執行虛擬到物理地址的轉換，并且其分配“非高速緩存”屬性到與全局范圍相關的虛擬地址空間。

6.如權利要求1所述的多核處理器，其中局部范圍原子指令是獲取-和-相加指令，其以增量值作為附加參數，并且高速緩存控制器被配置為向變量添加增量。

7.一種更新在多個相似處理器內核之間共享的變量的方法，所述方法包括下述步驟：

將內核分布在分配給各自不同的高速緩沖存儲器的多個組中；

在給定組的內核中執行原子讀-修改-寫指令，該原子讀-修改-寫指令具有限于給定組的局部范圍，將共享變量的存儲地址作為參數；

在被分配到存儲地址的高速緩存線內執行在給定組的高速緩沖存儲器中的原子指令的操作；以及

局部鎖住高速緩存線到給定組，同時在局部范圍原子指令執行期間，授權給定組之外的內核對共享變量的讀取和寫回訪問。

8.如權利要求7所述的方法，還包括步驟：

鎖住高速緩存線而不無效或鎖住在其它高速緩沖存儲器中的相似的高速緩存線。

9.如權利要求7所述的方法，還包括步驟：

通過執行處理器指令集中的專用指令來定義原子指令的局部范圍；以及

包括擴展到處理器指令集中所有內核的全局范圍的專用原子指令。

10.如權利要求7所述的方法，還包括步驟：

通過內存管理單元從第一和第二不同虛擬地址空間轉換包括共享變量的物理地址空間；

分配“非高速緩存”屬性到第二虛擬地址空間；

使用第一虛擬地址空間執行通用原子指令以執行局部范圍；以及

使用第二虛擬地址空間執行相同的通用原子指令以執行全局范圍。