[發明專利]能夠電鍍大尺寸化經光致抗蝕劑限定的特征的銅電鍍浴和電鍍方法

有效

• 申請號: 201710188677.6
• 申請日: 2017-03-27
• 公開（公告）號: CN107236975B
• 公開（公告）日: 2019-08-13
• 發明（設計）人: M·托爾塞斯;R·阿茲布魯克;M·斯卡利西;Z·尼亞茲伊別特娃;J·狄茨維斯澤柯
• 申請（專利權）人: 羅門哈斯電子材料有限責任公司
• 主分類號: C25D3/38
• 分類號: C25D3/38
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳哲鋒;胡嘉倩

本發明提供允許在高電流密度下鍍覆具有基本上均勻的形態和減少的節結產生的經光致抗蝕劑限定的大型特征的銅電鍍浴和方法。所述銅電鍍浴包括提供具有良好TIR％和WID％平衡的大型特征的雜環含氮共聚物的混合物。

技術領域

本發明涉及能夠電鍍大尺寸化經光致抗蝕劑限定的特征的銅電鍍浴和電鍍方法。更確切地說，本發明涉及能夠電鍍大尺寸化經光致抗蝕劑限定的特征的銅電鍍浴和電鍍方法，其中所述大尺寸化經光致抗蝕劑限定的特征具有基本上均勻的表面形態。

背景技術

經光致抗蝕劑限定的特征包括銅柱和再分布層布線，如集成電路芯片和印刷電路板的接合墊和線空間特征。所述特征由光刻方法形成，其中將光致抗蝕劑施加到襯底(如半導體晶片芯片，通常在封裝技術中稱為裸片，或環氧樹脂/玻璃印刷電路板)。一般來說，將光致抗蝕劑施加到襯底的表面并且將具有圖案的掩模施加到光致抗蝕劑上。將具有掩模的襯底暴露于如UV光的輻射。通常將暴露于輻射的光致抗蝕劑部分顯影掉或去除，使襯底的表面暴露。取決于掩模的特定圖案，電路線或通孔的輪廓可用留在襯底上的未暴露的光致抗蝕劑形成，形成電路線圖案或通孔的壁。襯底的表面包括使得襯底表面能夠導電的金屬晶種層或其它導電金屬或金屬合金材料。具有圖案化光致抗蝕劑的襯底接著浸沒在金屬電鍍浴(通常為銅電鍍浴)中，并且將金屬電鍍在電路線圖案或通孔中，以形成特征，如柱、接合墊或電路線，即線空間特征。當電鍍完成時，用剝離溶液將光致抗蝕劑的其余部分自襯底剝離，并且進一步處理具有經光致抗蝕劑限定的特征的襯底。

柱(如銅柱)通常用焊料蓋住以實現鍍覆柱的半導體芯片與襯底之間的粘合以及電導。此類布置見于先進封裝技術中。歸因于改進的輸入/輸出(I/O)密度，與單獨焊料凸起相比，焊料覆蓋的銅柱架構在先進封裝應用中為快速生長段。具有不可回焊銅柱和可回焊焊料帽的銅柱凸塊具有以下優點：(1)銅具有低電阻和高電流密度能力；(2)銅的導熱率提供超過三倍的焊接凸點導熱率；(3)可改進可能引起可靠性問題的傳統BGACTE(球柵陣列熱膨脹系數)錯配問題；以及(4)銅柱在回焊期間不塌陷，允許極細間距而不損害托腳高度。

在所有銅柱凸塊制造方法中，電鍍到目前為止為商業上最可行的方法。在實際工業生產中，考慮到成本和工藝條件，電鍍提供大規模生產率，并且在形成銅柱之后不存在用以改變銅柱表面形態的拋光或腐蝕工藝。因此，尤其重要的是通過電鍍獲得平滑表面形態。用于電鍍銅柱的理想銅電鍍化學物質和方法在用焊料回焊之后產生具有優異均勻性、平坦柱形狀和無空隙金屬間界面的沉積物，并且能夠以高沉積速率鍍覆以實現高晶片產量。然而，所述鍍覆化學物質和方法的發展為行業的難題，因為一種屬性的改進通常會以另一種屬性為代價。當鍍覆具有相對大的直徑和高度的銅柱時尤其如此。此類銅柱通常稱為大型柱并且可具有50μm直到和超過200μm的高度。為了獲得此類尺寸，銅柱在5安培/平方分米和更高，通常20安培/平方分米和更高的高鍍覆速率下由鍍覆浴來電鍍。在此類高鍍覆速率下，由許多常規銅電鍍浴電鍍的柱產生節結缺陷和不規則表面形態。此類節結缺陷和不規則表面形態可損害包括柱的電子制品的性能。基于銅柱的結構已被各種制造商用于消費品，如智能電話和PC。隨著晶片級處理(WLP)持續演變并且采用銅柱技術，會有對于可制造可靠銅大型柱結構的具有先進能力的銅電鍍浴和方法的不斷增加的需求。

因此，需要如下銅電鍍浴和方法：其提供銅光致抗蝕劑限定的特征(如銅柱)，其中所述特征具有基本上均勻的表面形態，并且能夠在較高電鍍速率下在減少的或無節結產生下電鍍大型特征。

發明內容

一種方法包括：提供襯底，其包含光致抗蝕劑層，其中光致抗蝕劑層包含多個孔口；提供銅電鍍浴，其包括一種或多種銅離子來源、一種或多種電解質、一種或多種加速劑、一種或多種抑制劑、雙環氧化物與具有下式的芳香族氨基酸化合物的一種或多種第一反應產物：