[發明專利]封裝結構及其形成方法

有效

• 申請號: 201710187480.0
• 申請日: 2017-03-27
• 公開（公告）號: CN108666277B
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 殷原梓
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/528;H01L21/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

1.一種封裝結構，其特征在于，包括：

晶圓，所述晶圓包括芯片區域以及環繞所述芯片區域的外圍區域；

位于所述芯片區域以及外圍區域的晶圓上的第一鈍化層；

位于所述芯片區域的第一鈍化層上的若干分立的鋁電極層；

位于所述第一鈍化層上的第二鈍化層，所述第二鈍化層覆蓋所述鋁電極層的頂部和側壁；

位于所述芯片區域和外圍區域的第二鈍化層上的聚合物隔離層；

位于所述芯片區域的聚合物隔離層中的金屬再布線層，且所述金屬再布線層與所述鋁電極層電連接；

位于所述外圍區域的晶圓上的密封環結構；

位于所述外圍區域的聚合物隔離層中的阻擋墻結構，所述阻擋墻結構位于所述密封環結構與所述芯片區域之間，所述阻擋墻結構位于所述外圍區域的第一鈍化層上，且所述阻擋墻結構環繞所述芯片區域的鋁電極層。

2.如權利要求1所述的封裝結構，其特征在于，所述第二鈍化層的材料包括氮化硅；所述聚合物隔離層的材料為聚酰亞胺。

3.如權利要求1或2所述的封裝結構，其特征在于，所述第二鈍化層包括TEOS層以及位于所述TEOS層上的氮化硅層。

4.如權利要求1所述的封裝結構，其特征在于，所述阻擋墻結構頂部與所述金屬再布線層頂部齊平；所述阻擋墻結構底部與所述鋁電極層底部齊平。

5.如權利要求1或4所述的封裝結構，其特征在于，在垂直于所述晶圓表面且沿所述第一鈍化層指向聚合物隔離層的方向上，所述阻擋墻結構包括：第一電極層，所述第一電極層與所述鋁電極層處于同層；與所述第一電極層電連接的電極插塞，所述電極插塞在所述晶圓上的投影圖形環繞所述芯片區域鋁電極層在所述晶圓上的投影圖形；與所述電極插塞電連接的第二電極層，所述第二電極層與所述金屬再布線層處于同層。

6.如權利要求5所述的封裝結構，其特征在于，所述第一電極層的材料為鋁；所述電極插塞的材料為銅；所述第二電極層的材料為銅。

7.如權利要求5所述的封裝結構，其特征在于，所述電極插塞的數量為1，所述電極插塞構成封閉環形；所述第一電極層構成封閉環形；所述第二電極層構成封閉環形。

8.如權利要求5所述的封裝結構，其特征在于，所述電極插塞的數量為多個；且在平行于所述晶圓表面方向上，相鄰電極插塞之間的距離小于或等于所述電極插塞的寬度尺寸的2倍。

9.如權利要求5所述的封裝結構，其特征在于，所述第一電極層環繞所述芯片區域的鋁電極層，且所述第一電極層構成封閉環形；或者，所述第一電極層環繞所述芯片區域的鋁電極層，且所述第一電極層包括相互分立且順次排布的第一子電極層。

10.如權利要求9所述的封裝結構，其特征在于，在平行于所述晶圓表面方向的剖面上，所述芯片區域的形狀為方形；所述第一子電極層的數量為4，且每一第一子電極層對應位于所述芯片區域的一側。

11.如權利要求5所述的封裝結構，其特征在于，所述第二電極層環繞所述芯片區域的鋁電極層，且所述第二電極層構成封閉環形；或者，所述第二電極層環繞所述芯片區域的鋁電極層，且所述第二電極層包括若干相互分立且順次排布的第二子電極層。

12.如權利要求11所述的封裝結構，其特征在于，在平行于所述晶圓表面方向的剖面上，所述芯片區域的形狀為方形；所述第二子電極層的數量為4，且每一第二子電極層對應位于所述芯片區域的一側。

13.如權利要求5所述的封裝結構，其特征在于，所述第二電極層在所述晶圓上的投影圖形與所述第一電極層在所述晶圓上的投影圖形相重合。