[發明專利]受保護的電子芯片

有效

• 申請號: 201710179661.9
• 申請日: 2017-03-23
• 公開（公告）號: CN107887337B
• 公開（公告）日: 2021-02-26
• 發明（設計）人: C·查姆佩克斯;N·博瑞爾;A·薩拉菲亞諾斯
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: H01L23/00
• 分類號: H01L23/00
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

公開了受保護的電子芯片。一種電子芯片，包括：第一導電類型的摻雜半導體襯底、覆蓋該襯底的第二導電類型的摻雜掩埋層以及覆蓋該掩埋層的該第一導電類型的第一摻雜阱。電路部件可以形成在該第一摻雜阱的頂表面處并與該掩埋層分隔開。電流檢測器耦合到該掩埋層并且被配置成用于檢測流入或流出該掩埋層的偏置電流。

相關申請的交叉引用

本申請要求于2016年9月30日提交的法國專利申請號1659451的優先權權益，該專利申請的內容在法律允許的最大程度上通過引用以其全文結合在此。

技術領域

本申請涉及電子芯片，例如涉及被保護免受攻擊的電子芯片。

背景技術

電子芯片(諸如銀行卡芯片)包含很可能被剽竊者覬覦的機密數據。為了獲得此信息，剽竊者可以通過用激光脈沖掃描芯片的后表面來實施攻擊。激光的影響會干擾芯片操作。觀察這類干擾(有時被稱為故障)的結果，使得剽竊者能夠實施攻擊。為了干擾芯片操作，剽竊者還可以使用探針接觸后表面來施加正電勢或負電勢。

期望保護電子芯片免受這類攻擊(被稱為故障注入攻擊)，已知的設備具有各種缺點和實現問題。

發明內容

因此，實施例提供了一種電子芯片，該電子芯片包括：第一導電類型的摻雜半導體襯底、覆蓋該襯底的第二導電類型的摻雜掩埋層以及覆蓋該掩埋層的該第一導電類型的第一摻雜阱。與該掩埋層分隔開的電路形成在該第一阱的內部和頂部上和/或在形成于該第一阱中的第二阱的內部和頂部上。電流檢測器用于對該掩埋層進行偏置。

根據實施例，與掩埋層接觸的第二導電類型的第一壁包圍第一阱。

根據實施例，與襯底接觸的第一導電類型的第二壁包圍第一壁。

根據實施例，在掩埋層與第二阱之間，第一阱具有在從2μm到3μm范圍內的厚度。

根據實施例，掩埋層具有在2μm至3μm的范圍內的厚度。

根據實施例，當偏置電流的絕對值大于從2μA到50μA范圍中的值時，檢測器能夠生成報警信號。

實施例提供了一種保護上述芯片免受攻擊的方法，包括：將該襯底和該第一阱偏置到一定參考電勢；對該掩埋層進行偏置以阻斷該掩埋層與該襯底之間的結以及該掩埋層和該第一阱之間的結；以及如果用于對所述掩埋層進行偏置的該電流大于閾值，則生成報警信號，該報警信號觸發應對措施以停止該攻擊。

前述和其他特征和優勢將結合附圖在特定實施例的以下非限制性描述中詳細討論。

附圖說明

圖1和圖2是展示了不同類型的電子芯片電路的局部簡化橫截面視圖；

圖3A是被保護免受攻擊的電子芯片的實施例的局部簡化橫截面視圖；

圖3B是圖3A的芯片的簡化俯視圖；以及

圖4展示了攻擊檢測器的實施例。

具體實施方式

已經在各種附圖中使用相同參考標號來標示相同的元件，并且各種附圖并未按比例繪制。為清楚起見，僅已經示出并詳述了對于理解所描述的實施例有用的那些步驟和元件。具體而言，未示出模擬或數字電路以及存儲器電路的細節。

在下文的描述中，當引用限制相對位置的術語(如術語“頂部”、“底部”、“上部”、“下部”等)時，參考相關元件在相關橫截面視圖中的取向。