[發(fā)明專利]一種低功耗高精度非帶隙基準(zhǔn)電壓源

在審

• 申請?zhí)枺?/td>: 201710173120.5
• 申請日: 2017-03-22
• 公開（公告）號: CN107066024A
• 公開（公告）日: 2017-08-18
• 發(fā)明（設(shè)計）人: 王志鵬
• 申請（專利權(quán)）人: 長沙景美集成電路設(shè)計有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明用于集成電路設(shè)計領(lǐng)域，具體涉及一種低功耗高精度非帶隙基準(zhǔn)電壓源。

背景技術(shù)

近年來，隨著各種便攜式電子產(chǎn)品廣泛發(fā)展和應(yīng)用，如手機(jī)、數(shù)碼相機(jī)、移動音/視頻設(shè)備等，如何降低功耗、延長電池的使用時間已成為產(chǎn)品設(shè)計首要考慮的問題之一。因此，基準(zhǔn)電壓源作為模擬集成電路中的關(guān)鍵模塊之一，對其低壓、低功耗、精確性和穩(wěn)定性的要求越來越高。

帶隙基準(zhǔn)因其較高的精確性而為業(yè)內(nèi)所廣泛采用，它的工作原理是利用pn結(jié)正向電壓具有負(fù)溫度系數(shù)，而工作在不同電流密度下的兩個雙極晶體管的基極-發(fā)射極電壓差具有正溫度系數(shù)，二者相互補(bǔ)償，實(shí)現(xiàn)零溫度系數(shù)的基準(zhǔn)電壓，輸出電壓一般恒定在1.25V左右。然而，隨著集成電路深亞微米工藝的快速發(fā)展，許多應(yīng)用系統(tǒng)對基準(zhǔn)電壓值的要求已低于1V，這不僅需要通過增加電壓轉(zhuǎn)換電路來降低輸出基準(zhǔn)電壓值從而加大了電路的設(shè)計難度，雙極型晶體管在CMOS工藝中的使用還會帶來功耗較高、面積較大等問題。

發(fā)明內(nèi)容

本發(fā)明要解決的問題在于：針對常規(guī)的帶隙基準(zhǔn)電壓源在深亞微米CMOS工藝應(yīng)用中存在的上述弊端，提出了一種低功耗高精度非帶隙基準(zhǔn)電壓源，本發(fā)明的主要特征在于：

所述的電路結(jié)構(gòu)包括啟動電路，偏置電流產(chǎn)生電路，基準(zhǔn)電壓產(chǎn)生電路。啟動電路，偏置電流產(chǎn)生電路，基準(zhǔn)電壓產(chǎn)生電路分別接電源電壓VDD，啟動電路用于電路在上電過程中可能出現(xiàn)的電路死鎖問題，其輸出端接偏置電流產(chǎn)生電路的輸入端，偏置電流產(chǎn)生電路用于產(chǎn)生一個不隨電源電壓變化的基準(zhǔn)電流，偏置電流產(chǎn)生電路的輸出端成比例鏡像到基準(zhǔn)電壓產(chǎn)生電路的輸入端，基準(zhǔn)電壓產(chǎn)生電路的輸出端接Vref，基準(zhǔn)電壓產(chǎn)生電路還受到基準(zhǔn)電壓校正控制碼A₁、A₂……A_X，B₁、B₂……B_X的控制，用于校正基準(zhǔn)電壓Vref，具體連接關(guān)系如下：

PMOS管P1的柵極接地，PMOS管P1的源極接電源VDD，PMOS管P1的漏極接PMOS管P2的柵極，同時接第一電容C1的正端，第一電容C1的負(fù)端接地，PMOS管P2的源級接電源VDD，PMOS管P2的漏極作為啟動電路的輸出端與NMOS管N1的柵極與漏極相接，并與PMOS管P3的漏極相接，NMOS管N1的源極接地，PMOS管P3的源極接電源VDD，PMOS管P3的柵極接PMOS管P4的柵極和漏極，并與NMOS管N2的漏極相接作為偏置電流產(chǎn)生電路的輸出端，PMOS管P4的源極接電源VDD，NMOS管N2的柵極接NMOS管N1的柵極，NMOS管N2的源極接第一電阻R1的正端，第一電阻R1的負(fù)端接地，PMOS管P5的柵極接偏置電流產(chǎn)生電路的輸出端，PMOS管P5的源極接電源VDD，PMOS管P5的漏極接負(fù)閾值NMOS管LA0、LA1、LA2……LAX的柵極，同時還接到高閾值NMOS管H0的漏極和柵極以及高閾值NMOS管HB0、HB1、HB2……HBX的柵極，負(fù)閾值NMOS管LA0、LA1、LA2……LAX的源極相接并接到輸出端口Vref，高閾值NMOS 管HB0、HB1、HB2……HBX的漏極相接并接到輸出端口Vref，負(fù)閾值NMOS管LA0的漏極接電源VDD，高閾值NMOS管HB0的源極接地，高閾值NMOS管LA1、LA2……LAX的漏極依次與PMOS管PA1、PA2……PAX的漏極相接，PMOS管PA1、PA2……PAX的柵極依次接輸入端口A₁、A₂……A_X，PMOS管PA1、PA2……PAX的源極接電源VDD，高閾值NMOS管HB1、HB2……HBX的源極依次與NMOS管NB1、NB2……NBX的漏極相接，NMOS管NB1、NB2……NBX的柵極依次接輸入端口B₁、B₂……B_X，NMOS管NB1、NB2……NBX的源極接地。

本發(fā)明的主要特點(diǎn)在于：

1.結(jié)構(gòu)簡單：本發(fā)明采用CMOS工藝且不包含雙極晶體管，沒有使用運(yùn)放，不需要使用補(bǔ)償電容，這不僅大大降低了版圖面積開銷而且功耗可以控制的極低；

2.性能優(yōu)良：完善的校正控制碼的引入，可以通過控制鏡像的偏置電流的大小，靈活有效的校正基準(zhǔn)電壓的輸出，其性能完全可以達(dá)到同工藝下帶隙基準(zhǔn)電路的性能；