[發(fā)明專利]晶片封裝體的形成方法在審
| 申請(qǐng)?zhí)枺?/td> | 201710170781.2 | 申請(qǐng)日: | 2017-03-21 |
| 公開(kāi)(公告)號(hào): | CN107342232A | 公開(kāi)(公告)日: | 2017-11-10 |
| 發(fā)明(設(shè)計(jì))人: | 陳星兆;林志偉;陳孟澤;黃暉閔;鄭明達(dá);潘國(guó)龍;張緯森;郭庭豪;蔡豪益 | 申請(qǐng)(專利權(quán))人: | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類號(hào): | H01L21/50 | 分類號(hào): | H01L21/50;H01L21/56;H01L21/60 |
| 代理公司: | 隆天知識(shí)產(chǎn)權(quán)代理有限公司72003 | 代理人: | 張福根,馮志云 |
| 地址: | 中國(guó)臺(tái)*** | 國(guó)省代碼: | 臺(tái)灣;71 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 晶片 封裝 形成 方法 | ||
技術(shù)領(lǐng)域
本揭露書系有關(guān)于半導(dǎo)體技術(shù),且特別是有關(guān)于晶片封裝技術(shù)。
背景技術(shù)
半導(dǎo)體積體電路工業(yè)已經(jīng)歷快速成長(zhǎng)。半導(dǎo)體制備工藝的持續(xù)進(jìn)步以促使半導(dǎo)體元件具有更精細(xì)的結(jié)構(gòu)及/或更高程度的集成密度。隨著特征尺寸(feature size)(即,使用工藝所能制造的最小構(gòu)件)的縮減,使得功能性密度(即,單位晶片面積中彼此相連的元件的數(shù)量)已隨之增加。此尺寸縮小化的工藝借著增進(jìn)生產(chǎn)效率與降低相關(guān)成本而提供好處。
晶片封裝體除了保護(hù)半導(dǎo)體元件免受環(huán)境污染外,還對(duì)封裝其內(nèi)的半導(dǎo)體元件提供連接界面(connection interface)。一種用于封裝半導(dǎo)體元件的較小型式的封裝體為晶片尺度封裝體(chip-scale package,CSP),其中于基底上設(shè)置有半導(dǎo)體晶片(或稱半導(dǎo)體晶粒,semiconductor die)。
已發(fā)展新的封裝技術(shù)來(lái)進(jìn)一步增進(jìn)半導(dǎo)體晶片的密度與功能。這些用于半導(dǎo)體晶片的相對(duì)新穎的封裝技術(shù)面臨著制作上的挑戰(zhàn)。
發(fā)明內(nèi)容
本揭露書的實(shí)施例提供一種形成晶片封裝體的方法,包括:于一承載基底之上形成多個(gè)導(dǎo)電結(jié)構(gòu);于該承載基底之上設(shè)置一半導(dǎo)體晶片;于該承載基底之上設(shè)置一模子;于該模子與該承載基底之間形成一保護(hù)層,以圍繞該半導(dǎo)體晶片與該些導(dǎo)電結(jié)構(gòu);以及移除該模子。
本揭露書的實(shí)施例提供一種晶片封裝體的形成方法,包括:于一承載基底之上形成多個(gè)導(dǎo)電結(jié)構(gòu);切除該些導(dǎo)電結(jié)構(gòu)的較上部分,使得該些導(dǎo)電結(jié)構(gòu)的頂表面大抵彼此共平面;于該承載基底之上設(shè)置一半導(dǎo)體晶片;以及該承載基底之上形成一保護(hù)層以圍繞該些導(dǎo)電結(jié)構(gòu)與該半導(dǎo)體晶片,
本揭露書的實(shí)施例提供一種晶片封裝體,包括:一半導(dǎo)體晶片;一保護(hù)層,其包覆該半導(dǎo)體晶片;以及一導(dǎo)電結(jié)構(gòu),位于該保護(hù)層之中,且借著該保護(hù)層而與該半導(dǎo)體晶片隔離,其中保護(hù)層具有一凹陷,其介于該半導(dǎo)體晶片與該導(dǎo)電結(jié)構(gòu)之間。
附圖說(shuō)明
圖1A-1L顯示根據(jù)一些實(shí)施例的晶片封裝體的數(shù)階段制備工藝剖面圖。
圖2A-1、2B-1、及2C-1顯示根據(jù)一些實(shí)施例的晶片封裝體的數(shù)階段制備工藝剖面圖。
圖2A-2、2B-2、及2C-2顯示根據(jù)一些實(shí)施例的晶片封裝體的數(shù)階段制備工藝上視圖。
圖3A-3B顯示根據(jù)一些實(shí)施例的晶片封裝體的數(shù)階段制備工藝剖面圖。
其中,附圖標(biāo)記說(shuō)明如下:
100~承載基底;
102~黏著層;
104~基層;
106~晶種層;
108~遮罩層;
110~開(kāi)口;
112A、112B、112C、112D~導(dǎo)電結(jié)構(gòu);
114~半導(dǎo)體基底;
115~切割工具;
116~介電層;
118~導(dǎo)電墊;
120~黏著膜;
122、122A、122B~半導(dǎo)體晶片;
124~保護(hù)層;
126~凹陷;
128~內(nèi)連線結(jié)構(gòu);
130~導(dǎo)電凸塊;
132~構(gòu)件;
134~連接構(gòu)件;
200~模子;
201~密封構(gòu)件;
202~離型膜;
204~模塑化合物材料;
206~開(kāi)口;
230~空間;
D~深度;
H1、H2、H3、H4、H5、H6、H7~高度;
ΔH~高度差;
L~假想線。
具體實(shí)施方式
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司,未經(jīng)臺(tái)灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710170781.2/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫(kù)讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





