[發(fā)明專利]一種上電復(fù)位電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201710169793.3
• 申請(qǐng)日: 2017-03-21
• 公開（公告）號(hào): CN106972846B
• 公開（公告）日: 2020-06-16
• 發(fā)明（設(shè)計(jì)）人: 馬騰飛;張寧;錢翼飛;葉立
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H03K17/22
• 分類號(hào): H03K17/22;H03K17/284
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 智云

本發(fā)明公開了一種上電復(fù)位電路，包括：觸發(fā)電壓產(chǎn)生電路，用于產(chǎn)生上電時(shí)的上電觸發(fā)電壓和掉電時(shí)的掉電觸發(fā)電壓；延遲電路，用于上電時(shí)將上電觸發(fā)電壓延時(shí)輸出；整形電路，用于將該延遲電路輸出的電壓進(jìn)行整形為數(shù)字電路所需的數(shù)字信號(hào)，本發(fā)明通過利用NMOS管的本身的閾值電壓來建立電路的翻轉(zhuǎn)電壓，同時(shí)利用電容充放電的特點(diǎn)來改變其輸出信號(hào)的延時(shí)時(shí)間，實(shí)現(xiàn)了一種結(jié)構(gòu)簡單，并且可以調(diào)整延時(shí)時(shí)間的上電復(fù)位電路。

技術(shù)領(lǐng)域

本發(fā)明涉及一種電路，特別是涉及一種新型的上電復(fù)位電路。

背景技術(shù)

目前常見的上電復(fù)位電路，為充電鉗位上電復(fù)位電路，如圖1所示為現(xiàn)有技術(shù)中常見上電復(fù)位電路的結(jié)構(gòu)圖。如圖1所示，該上電復(fù)位電路包括左邊的多個(gè)MOS管(PM1，PM2,…PMN)、右邊的MOS管PM2、電容C0以及一反相器INV1，只有當(dāng)電源電壓高于左邊N只MOS管的閾值電壓之和時(shí)，右邊的MOS管PM2才能給電容C0充電，該上電復(fù)位電路避免了沒有器件限制電容C的充電時(shí)間而導(dǎo)致上電緩慢時(shí)復(fù)位失效的問題。但是，當(dāng)電源快速掉電重啟時(shí)，電容C存儲(chǔ)的電荷來不及快速釋放，這將導(dǎo)致二次復(fù)位失效，說明此上電復(fù)位電路不夠穩(wěn)定。

發(fā)明內(nèi)容

為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種上電復(fù)位電路，其通過利用NMOS管的本身的閾值電壓(Vth)來建立電路的翻轉(zhuǎn)電壓(Trigger電壓)，同時(shí)利用電容充放電的特點(diǎn)來改變其輸出信號(hào)的延時(shí)時(shí)間。

為達(dá)上述及其它目的，本發(fā)明提出一種上電復(fù)位電路，包括：

觸發(fā)電壓產(chǎn)生電路，用于產(chǎn)生上電時(shí)的上電觸發(fā)電壓和掉電時(shí)的掉電觸發(fā)電壓；

延遲電路，用于上電時(shí)將上電觸發(fā)電壓延時(shí)輸出；

整形電路，用于將該延遲電路輸出的電壓進(jìn)行整形為數(shù)字電路所需的數(shù)字信號(hào)。

進(jìn)一步地，該觸發(fā)電壓產(chǎn)生電路包括三個(gè)MOS管與一電阻。

進(jìn)一步地，該觸發(fā)電壓產(chǎn)生電路包括三個(gè)NMOS管與一電阻。

進(jìn)一步地，該觸發(fā)電壓產(chǎn)生電路包括包括第一NMOS管、第二NMOS管、第三NMOS管以及一電阻，該第一NMOS管NM1的柵極、該電阻之一端接電源正端，該電阻的另一端與第一NMOS管的漏極、第二NMOS管的漏極以及延遲電路相連組成節(jié)點(diǎn)Vtrig，該第二NMOS管的源極接該第三NMOS管的漏極，該第三NMOS管的源極接地，柵極接該整形電路。

進(jìn)一步地，該延遲電路包括兩個(gè)MOS管以及一延時(shí)電容。

進(jìn)一步地，該延遲電路包括第一PMOS管、第四NMOS管以及延時(shí)電容，該第一PMOS管的源極接電源正端，其柵極與該電阻、該第一NMOS管的漏極、該第二NMOS管的漏極、以及該第四NMOS管的柵極組成該節(jié)點(diǎn)Vtrig，該第四NMOS管的源極與延時(shí)電容的一端接地，該第一PMOS管的漏極、第四NMOS管的漏極、該延時(shí)電容的另一端以及該整形電路相連組成節(jié)點(diǎn)Vdelay。

進(jìn)一步地，該整形電路包括一施密特觸發(fā)器、第一反相器和第二反相器。

進(jìn)一步地，該施密特觸發(fā)器的輸入端連接該節(jié)點(diǎn)Vdelay，輸出端與該第一反相器的輸入端相連，該第一反相器的輸出端與該第二反相器的輸入端以及該第三NMOS管的柵極相連組成節(jié)點(diǎn)OUTB，該第二反相器的輸出端為該上電復(fù)位電路的輸出。

進(jìn)一步地，該第三NMOS管為開關(guān)，由OUTB信號(hào)控制，當(dāng)OUTB信號(hào)為高時(shí)，第二NMOS管與第一NMOS管并聯(lián)，等效NMOS的寬長比減小，等效閾值電壓下降。

進(jìn)一步地，該第一PMOS管采用倒比管。